Парафазное устройство пирамидальной свертки по модулю два

 

Изобретение относится к вычислительной технике и может быть использовано, в частности, в управляющих вычислительных машинах и в контрольно-измерительной аппаратуре . Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности самоконтроля. Устройство содержит п ступеней 1 свертки по модулю два, реализованной на парафазных сумматорах 2.1-2.7 по модулю два, регистр 3 задания режима, дополнительный парафазный сумматор 4 по модулю два, схему 5 сравнения и имеет информационные входы 6. группу 7 входов задания режима, входы 8 задания константы, парафазные выходы 9 результата свертки и выход 10 результата контроля, Режим самоконтроля, задаваемый на входах 7 устройства, позволяет отличить неисправность устройства свертки от ошибки в кодовой комбинации на входах 6 устройства и локализовать неисправный функциональный элемент устройства . Схема парафазного сумматора 2 позволяет, кроме того, повысить достоверность свертки за счет самостоятельного формирования сигналов четности и нечетности на его выходах. 1 з.п. ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 06 F 11/10

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГО.СПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ

/7 (.Н

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4911709/24 (22) 03,01.91 (46) 30,07.93. Бюл. М 28 (72) Н.Н,Новиков, А, P.Êýïëàí и А.Н.Фетисов (56) Журавлев Ю,П. и др. Надежность и контроль 38M. M.: Советское радио, 1978, с.

144-145, рис, 3.28. (54) ПАРАФЯЗНОЕ УСТРОЙСТ80 ПИРАМИДАЛЬНОЙ СВЕРТКИ ПО МОДУЛЮ ДВА (57) Изобретение относится к вычислительной технике и может быть использовано, в частности, в управляющих вычислительных машинах и в контрольно-измерительной аппаратуре. Цель изобретения — расширение функциональных воэможностей за счет обеспечения возможности самоконтроля.

Устройство содержит л ступеней 1 свертки по модулю два, реализованной на парафаз„„5U 1830533 А1 ных сумматорах 2.1-2.7 по модулю два, регистр 3 задания режима, дополнительный парафазный сумматор 4 по модулю два, схему 5 сравнения и имеет информационные входы 6, группу 7 входов задания режима, входы 8 задания константы, парафазные выходы 9 результата свертки и выход 10 результата контроля, Режим самоконтроля, задаваемый на входах 7 устройства, позволяет отличить неисправность устройства свертки отошибки в кодовой комбинации на входах б устройства и локализовать неисправный функциональный элемент устройства. Схема парафазного сумматора 2 позволяет, кроме того, повысить достоверность свертки за счет самостоятельного формирования сигналов четности и нечетности на его выходах. 1 э,п. ф-лы, 1 ип.

1830533

30

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах и в контрольно-измерительной аппаратуре.

Цель изобретения — расширение функциональных возможностей за счет обеспе=чения возможности самоконтроля.

На чертеже приведена схема устройства для свертки числа разрядностью N - 8.

Устройство содержит и ступеней 1 свер- "0 тки по модулю два. реализованной на парафазных сумматорах 2.1 — 2.7 по модулю два. регистр 3 задания режима, дополнительный парафазный сумматор 4 по модулю два, схему 5 сравнения и имеет информационные "5 входы 6,. группу 7 входов задания режима, входы 8 задания константы, парафазные выходы 9 результата свертки и выход 10 результата контроля.

Каждый парафазный сумматор по моду- 20 лю два содержит элементы И 11-14 и элев енты ИЛИ 15, 16.

Устройство работает следующим образом.

В его работе предусмотрено два режирежим контроля по модулю два поступающей информации, и режим самоконтроля, устанавливаемые информацией на входах 7 устройства.

Сумматор 2.1 реализует функцию: где Х1, x>, xz, х — входные парафазные переменные; а1, а — выходные парафазные функи ции;

y> — первое управляющее воздействие.

Функционирование остальных сумматоров устройства аналогично.

Работа устройства основана на том, что парафазная логическая функция устройства определена на множестве входных воздействий, каждая из переменных которого принимает значения из (<10>, <01>), а на остальном множестве входных воздействий выходная функция принимает одно из значений (<11>, <00>).

Признаком наличия запрещенного входного воздействия <11> или <00> является формирование кода на выходе 9, равного

<11> или <00>, При этом считаем, что каждой парафазной кодовой комбинации, поступающей на

Входы х1 х, х х, хз х3, х4 х4, х5 х5, хэ хв, х7 х7, хэ хэ соответствует контрольный парафаэный остаток по модулю два, задаваемый константой на входе 8. Информация на входы 6 и 8 поступает одновременно, На выходе 9 формируется код <01> в случае несоответствия реального парафазного остатка, снимаемого с выхода сумматора 2.7, с константой на входах 8, В случае, если выполняется указанное выше соответствие, то формируется код <10> на выходе 9.

При появлении на выходе сумматора 4 кода <11> или <ОО> на выходе 10 формируется сигнал логической единицы, Так, например, если возникла неисправность типа сопэтО на выходе элемента И

11, то на выходе сумматоров 2.6, 27 и 4 формируется код <00>, который поступает на вход схемы 5 сравнения. На выходе 10 устройства формируется сигнал лог. 1, что свидетельствует о наличии неисправности в устройстве.

При наличии в информационном слове . запрещенных кодовых комбинаций типа

<00> или <11> устройство работает следующим образом. Пусть х> -О,,х1 =О, xz -О, 1

xzz = 1. Тогда на выходе сумматоров 2.1, 2.6, 2.7 и 4 формируется запрещенная кодовая комбинация <00>, что свидетельствует о наличии неисправности в устройстве или о наличии запрещенной входной кодовой комбинации.

Различить эти ситуации позволяет режим самоконтроля.

В этом режиме поочередно подаются управляющие воздействия У1,...,УВ на вход регистра 3. Причем после подачи каждого управляющего воздействия регистр приводится в исходное состояние. При подаче первого управляющего воздействия (Yi=1) на выходе сумматора 2.1 формируется код

<00>, В случае исправной работы устройства на выходе 9 сигналы принимают значение

<00>, а на выходе 10- "1".

Подавая поочередно воздействия У1, Yz, Уз, У4, Уе - 1, можно локализовать место неисправности с точностью до электрически неразличимых неисправностей. Это иллюстрируется таблицей. Электрически неразличимыми будут неисправности элементов

2 и 9, в случае, если контрольная информация снимается только с выхода 10.

Если контрольная информация снимается и с выхода 9, то и эти неисправности будут различены.

Формула изобретения

1. Парафазное устройство пирамидальной свертки по модулю два, содержащее п ступеней свертки, где и - (— + 1) — ближайN

4 шее большее целое число, N — разрядйость сворачиваемого числа, каждая I-я ступень

1830533

Составитель Н. Подхалюзина

Редактор Е. Хорина Техред М. Моргентал Корректор Л.Пилипенко

Заказ 2523 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

N свертки содержит, парафазных сумматоров по модулю два (! - 1, и), информационные входы парафазных сумматоров по модулю два первой ступени образуют информационные входы устройства, выхоN ды четности каждой К-й из пар

4 2

- парафазных сумматоров j-й ступени свертки (j = 1, и — 1) соединены с первым и вторым входами соответствующего парафазного сумматора по модулю два (j+1)-й ступени свертки, выходы нечетности каждой К-й из пар парафазных сумматоров по

i — 1 модулю два J-й ступени свертки соединены с третьим и четвертым входами соответствующего парафазного сумматора по модулю два()+1) и ступени свертки, отл ич а ю щее с я тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности самоконтроля, в устройство введены регистр задания режима, схема сравнения и дополнительный парафазный сумматор по модулю два, причем выходы четности и нечетности парафазного сумматора по модулю два и-й ступени соединены с первым и вторым входами дополнительного парафазного сумматора по модулю два, третий и четвертый входы которого являются входами задания константы устройства, первый и второй входы каждого парафазного сумматора по модулю два первой ступени подключаются к прямым входам соответствующей пары информационных входов устройства, третий и четвертый входы каждого парафазного сумматора по модулю два первой ступени подключаются к инверсным входам соответствующей пары информационных входов устройства, пятые входы парафаэных сумматоров по мо5 дулю два первой ступени и дополнительного парафазного сумматора по модулю два подключены к соответствующим выходам регистра задания режима, информационные входы которого образуют группу входов

10 задания режима устройства, выходы четности и нечетности дополнительного парафазного сумматора по модулю два соединены с первым и вторым входами схемы сравнения и являются парафазными выходами резуль15 тата свертки устройства, выход схемы сравнения является выходом результата контроля устройства.

2. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что, с целью повышения достовер20 ности, парафазный сумматор по модулю два содержит четыре элемента И и два элемента

ИЛИ, выходы которых являются выходами четности и нечетности сумматора соответственно, первые входы первого и второго эле25 ментов И образуют первый вход сумматора, первые входы третьего и четвертого элементов И образуют третий вход сумматора, вторые входы второго и третьего элементов И образуют второй вход сумматора, вторые

30 входы первого и четвертого элементов И образуют четвертый вход сумматора, третьи входы первого, второго, третьего и четвертого элементов И образуют пятый вход сумматора, выходы первого и третьего

35 элементов И соединены с входами первого элемента ИЛИ, выходы второго и четвертого элементов И соединены с входами второго элемента ИЛИ.

Парафазное устройство пирамидальной свертки по модулю два Парафазное устройство пирамидальной свертки по модулю два Парафазное устройство пирамидальной свертки по модулю два 

 

Похожие патенты:

Изобретение относится к цифровой вычислительной технике и может быть использовано в ЭВМ и цифровых системах с повышенной достоверностью функционирования

Изобретение относится к вычислительной технике, а именно к устройствам диагностики и может быть использовано для .

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при обработке данных с повышенной достоверностью

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем обработки данных с повышенной достоверностью

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных структур повышенной надежности

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах формирования и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в системах сдвига информации с контролем по четности

Изобретение относится к области передачи информации и предназначено для измерения значения отношения сигнал-шум на входе декодера

Изобретение относится к области кодирования и декодирования данных, в частности к способу и устройству декодирования кода порождающей матрицы с низкой плотностью

Изобретение относится к вычислительной технике, в частности к обнаружению и исправлению ошибок при передаче информации по каналам связи или записи/чтения информации на устройствах памяти, например системах магнитной, магнитооптической, оптической памяти

Изобретение относится к вычислительной технике и может быть использовано для организации контроля работоспособности сдвигателей двоичных кодов высокопроизводительных цифровых вычислительных машин и систем

Изобретение относится к вычислительной технике и может быть использовано при создании высоконадежных вычислительных систем

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных машин и других устройств вычислительной техники

Изобретение относится к области вычислительной техники, а именно к микропроцессорным системам с кэш-памятью, блоками обнаружения и коррекции ошибок и встроенным блоком самотестирования

Изобретение относится к вычислительной технике. Технический результат заключается в осуществлении с высокой скоростью контроля по четности вводимых и хранящихся данных. Параллельная ассоциативная память для одновременного поиска по всем адресам и определения того, хранятся ли в памяти те же данные, что и введенные данные, содержащая средство генерации четности для генерации бита четности n-разрядных данных, вводимых во время записи и во время поиска, и множество мест памяти, которое соответствует множеству адресов, причем каждое из указанных мест памяти содержит: n запоминающих ячеек ассоциативной памяти для хранения n-разрядных данных; ячейку хранения четности для хранения бита четности; средство контроля по четности для определения того, совпадают ли бит четности, сгенерированный указанным средством генерации четности во время поиска, и бит четности, хранящийся в ячейке хранения четности, и для активации сигнала совпадения по четности в случае их совпадения; схему обнаружения совпадения слов, предназначенную для активации сигнала совпадения слов данных в случае совпадения n-разрядных данных; и средство подтверждения совпадения по четности; причем параллельная ассоциативная память дополнительно содержит средство обнаружения ошибки четности. 1 з.п. ф-лы, 13 ил.
Наверх