Устройство для подавления сетевой помехи в системах регистрации биопотенциалов

 

Изобретение относится к медицинской технике. Устройство содержит последовательно соединенные заградительный фильтр 1 и первый сумматор 2, а также запоминающий элемент 4, второй сумматор 6, второй вход которого, связанный с вторым входом первого сумматора и входом заградительного фильтра, подключен к источнику входного сигнала. Для расширения динамического диапазона устройство снабжено третьим сумматором 3, включенным между выходом первого сумматора и входом запоминающего устройства, и блоком 5 подавления помехи переходного процесса, включающим задатчик константы, сумматор и два перемножителя, причем первый вход блока подключен к выходу запоминающего устройства, второй входк выходу третьего сумматора, первый выход связан с первым входом выходного сумматора, а второй - с вторым входом дополнительного третьего сумматора. 1 з.п.ф-яы, 3 ил. 6

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (1) А 61 В 5/04

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) -1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ сумматора. 1 з.п.ф-лы, 3 ил.

00 (л) (гд ,Ы Ы (21) 4925683/14

{22) 05,04.91 (46) 30,07.93. Бюл. N 28 (71) Акционерное общество "ВНИИМП-ВИТА" (72) B.Â.Ëåáåäåâ, В,А.Манеев и С,В.Лебедева (73) Акционерное общество "ВНИИМП-ВИТА" (56) Патент США М 4408615, кл, А 61 В 5/04, опублик. 1983. (54) УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ СЕТЕВОЙ ПОМЕХИ В СИСТЕМАХ РЕГИСТРАЦИИ БИОПОТЕНЦИАЛОВ (57) Изобретение относится к медицинской технике. Устройство содержит последовательно соединенные заградительный фильтр 1 и первый сумматор 2, а также за„„5U „„1831322 АЗ поминающий элемент 4, второй сумматор 6, второй вход которого, связанный с вторым входом первого сумматора и входом заградительного фильтра, подключен к источнику входного сигнала. Для расширения динамического диапазона устройство снабжено третьим сумматором 3, включенным между выходом первого сумматора и входом запоминающего устройства, и блоком 5 подавления помехи переходного процесса, включающим задатчик константы, сумматор и два перемножителя, причем первый вход блока подключен к выходу запоминающего устройства, второй вход — к выходу третьего сумматора, первый выход связан с первым входом выходного сумматора, а второй — с вторым входом дополнительного третьего

1831322

Изобретение относится к медицинской технике, а именно, к системам снятия биопотенциалов с тела человека, например, при электрокардиографии или энцефалографии, характеризующихся тем, что информационная область спектральных составляющих биосигналов совпадает с частотой промышленной сети 50-60 Гц, а также может быть использовано в общетехнических приборах, где требуется подавление узкополосной помехи.

Цель изобретения — расширение динамического диапазона путем фильтрации сетевой помехи во всем диапазоне изменений полезного сигнала, На фиг. 1 изображена функциональная блок-схема предлагаемого устройства; на фиг. 2 — варианты (а, б) выполнения блоксхемы блока подавления помехи переходного процесса; на фиг. 3 — временные диаграммы входных и выходных сигналов.

Устройство содержит последовательно соединенные заградительный фильтр 1, первый сумматор 2, третий сумматор 3, запоминающее устройство 4, блок 5 подавления помехи переходных процессов (БПП 5) и второй сумматор 6. Вход заградительного фильтра 1 и вторые входы первого 2 и второго 6 сумматоров подключены к источнику входного сигнала.

Второй сумматор 6 является выходным сумматором, на выходе которого формируется полезный сигнал, очищенный от помех.

Второй вход блока 5 подавления помехи переходного процесса подключен к выходу третьего сумматора 3, а второй выход БПП

5 соединен со вторым входом этого сумматора 3, Заградительный фильтр 1 служит для первичного подавления сетевой помехи во входной смеси сигнала. Он может быть выполнен различными способами последовательным соединением запоминающего устройства. служащего для запоминания сигнала с помехой на время, равное или кратное периоду сетевой помехи, с вычитателем, второй вход которого объединен со входом запоминающего устройства и подключен к источнику сигнала с помехой, а выход является выходом заградительного фильтра.

Блок 5 подавления помехи переходного процесса служит для формирования на своем первом выходе сигнала сетевой помехи, очищенной от дополнительных помех, возникших в предыдущих блоках устройства в результате переходных процессов.

БПП 5 содержит задатчик константы 7, сумматор 8 и два перемножителя 9 и 10, В примере реализации, показанном на фиг. 2 а, выход эадатчика 7 соединен с первыми входами перемножителей 9 и 10. вторые входы которых. образуют, соответственно. первый и второй входы

БПП. 5, причем второй вход первого перемножителя 9 объединен с одним из входов сумматора 8. Выход перемножителя 9 соединен с другим входом сумматора 8. выход которого является вторым выходом БПП 5, соединенным со вторым входом сумматора

3, а выход второго перемножителя t0 является первым выходом БПП 5, связанным с первым входом сумматора 6.

Задатчик константы 7 служит для задания числа эффективного суммирования сетевой помехи и, соответственно, подавления помехи переходного процесса.

Он может быть выполнен в виде ПЗУ, в память которого записано значение константы.

Сумматор 8 в этом варианте выполнения БПП 5 служит для уменьшения сигнала с выхода запоминающего устройства 4 на строго нормированную величину= равную (1-К), где K — константа, запомненная в эадатчике 7. Уменьшение сигнала обеспечивается вычитанием из входного сигнала этого же сигнала, уменьшенного в перемножите30 ле 9 в 1/К раз. Сумматор 8 может быть выполнен как типовое арифметическое устройство вычислительной техники.

Перемножители 9 и 10 служат для изменения амплитуды сигнала в соответствии со

55 значением константы, подаваемой на их первые входы.

Построение БПП 5 по описанной схеме реализации целесообразно при выполнении устройства подавления сетевой помехи на 8-ми разрядных микропроцессорах, где слабо развита система микрокоманд. При этом целесообоазно приводить схему и алгоритм вычисления к однотипным решениям: в нашем случае двухкратно используется процедура умножения на одно и то же число.

В случаях использования более мощных, 16-ти разрядных микропроцессоров, имеющих встроенные команды умножения, целесообразна реализация блок-схемы БПП

5 в соответствии с фиг. 2 б.

При этом, блок 5 образован теми же структурными элементами, что и в первом варианте реализации. при изменении связей между ними так, как это показано на фиг. 2 б. Вторым выходом БПП 5 в этом варианте является выход перемножителя 9, а задатчик константы 7 имеет два выхода, один из которых, подключснный также к первому входу перемножптеля 10, выдает прежнее .,> анании консга. ы К. а второй—

1831322

20

30

45

55 значение новой константы, численно равной единице. В этом случае задатчик константы 7 может быть выполнен на той же микросхеме, что и в первом варианте. т.к. эта микросхема позволяет запоминать до

16-ти констант, а сумматор 8 с учетом знакового сложения формирует новое значение константы 1 — К, которое подается на первый вход перемножителя 9 и определяет эффективное накопление сетевой помехи с заданным коэффициентом 1-К при последующем суммировании в сумматоре 3.

Устройство работает следующим образом, В,исходном состоянии запоминающее устройство 4 обнулено, эадатчик 7 выдает выбранное разработчиком значение К, например, равное К=1/64, на первые входы перемножителей 9 и 10 (e первом варианте выполнения БПП 5, фиг. 2 а), или на первые входы перемножителя 10 и сумматора 8 (при втором варианте БПП 5, фиг.:2 б) и сигнал ,"1" на второй вход сумматора 8, Значение 1/К определяет степень подавления переходных помех (т.е. в данном случае в 64 раза). На вход эаграждающего фильтра 1 и вторые входы сумматоров 2 и 6 подается смесь сигнала с сетевой помехой (фиг. 3 а), Эта смесь сигнала с помехой незамедлительно возникает на выходе сумматора 6, т.е, устройства в целом, вследствие чего определенное время, отсчитываемое от момента включения системы, очищающие свойства устройства не проявляются. Это время можно условно определить как "процесс включения".

В заградительном фильтре 1 иэ входного сигнала вычитается сигнал, задержанный на период сетевой помехи. в результате чего на его: выходе формируется полезный сигнал, искаженный помехой переходного процесса, имеющего место в заградительном фильтре 1 (см. фиг. 3 в).

При поступлении этого сигнала на первый вход сумматора 2, на втором входе которого присутствует смесь полезного сигнала с сетевой помехой в противофазе сигналу, поступающему на первый вход, в результате взаимного вычитания этих сигналов на выходе сумматора 2 выделяется смесь сетевой помехи с помехой переходного процесса. а собственно полезный сигнал вычитается, т.е. в смеси на выходе сумматора 2 отсутствует (GM. фиг, 3 с), Ввиду обнуления в исходный момент запоминающего устройства 4, в исходном состоянии на входе сумматора 8 БПП 5 (при работе схемы по первому варианту, фиг. 2 а), связанном с выходом запоминающего устройства 4, и втором входе перемножителя 9 в данный момент присутствует нулевой сигнал. При этом на втором входе сумматора 8, а следовательно, на его выходе и, тем самым, на втором входе сумматора Ж-гав%6 формируется нулевой сигнал.

По второму варианту исполнения БПП 5 (фиг. 2 б) в исходном состоянии из-за обнуления запоминающего устройства 4 нулевой сигнал присутствует на втором входе перемножителя 9, на первсм входе которого сформирована новая константа 1 — К задатчиком 7 и сумматором 8. При этом на выходе перемножителя 9, образующем второй выход БИП 5. соответственно на втором входе сумматора 3 также формируется нулевой сигнал.

В результате, в этот момент через сумматор 3 смесь сетевой помехи с помехой переходного процесса без какого-либо изменения в сумматоре 3 одновременно попадает на вход запоминающего устройства 4 и второй вход блока 5 подавления помехи переходного процесса (см. фиг. 3 L1).

В блоке 5 эта смесь в перемножителе 10 умножается на константу К, являющуюся малым числом (в данном примере К- 1/64), что приводит к появлению на первом выходе блока 5 и, соответственно, на первом входе сумматора 6 сильно ослабленной (в

1/К раза) помехи, практически не заметной по сравнению с большой исходной сетевой помехой, поступающей в смеси.с сигналом на второй вход сумматора 6. На этом период укаэанного выше условного "процесса включения" заканчивается.

Дальнейшая работа устройства сводится к периодическому запоминанию выходного напряжения сумматора 3 s запоминающем устройстве 4 и считыванию с тем же периодом этого напряжения с запаздыванием, равным или кратным периоду сетевой помехи (период записи и считывания так же кратен периоду сетевой помехи).

Эта периодичность записи и считывания устанавливается выбором кратности тактовой частоты запоминающего устройства 4 с частотой сетевой помехи.

При первом считывании из запоминаю щего устройства 4 этот сигнал уменьшается в целях перемножителя 9 и сумматора 8 в (1-К) раз(при любом варианте схемы БПП 5), где К вЂ” заложенное в память задатчика 7 значение-константы. и в.сумматоре 3 складывается со следующим периодом суммарной помехи, поступающей от сумматора 2.

Благодаря указанному подбору запаздывания при считыцании иэ запоминающего ус- тройства 4, помеха на выходе сумматора 3 увеличивается эа счет удвоения (увеличения в 2-К раэ, где К вЂ” малое число, равное в

1831322 вый член растет пропорционально числу циклов запоминания и суммирования, а отрицательная составляющая также возрастает, в конце концов ограничивая рост общего результата. Последовательность "сходится", Это можно показать математически и легко проверяется при конкретных реализациях устройства. По истечении примерно 3» к1/К циклов суммирования, рост доли сетевой помехи в помехе на выходе сумматора

3(фиг. 3 LN) практически прекращается, а ее значение при этом асимптотически приближается к значению, в 1/К раз превышающему исходное значение доли сетевой помехи в суммарной помехе на выходе сумматора 2, Можно считать, что "процесс стабилизации" завершен и начинается фильтрация сетевой помехи.

В результате описанного процесса суммирования обеспечивается рост доли сетевой помехи, однако рост доли сетевой помехи переходного процесса, присутству40

50 нашем примере 1!64) доли сетевой помехи в суммарной помехе, причем доля помехи переходного процесса практически не меняется иэ-..: отсутствия когерентности с периодом запаздывания при считывании 5 (периодом сетевой помехи), Сформированная таким образом на выходе сумматора 3 помеха вновь поступает в запоминающее устройство 4, где запоминается, а также приходит на второй вход БПП 10

5, где ее амплитуда уменьшается перемножителем 10 в 1/К раз. При этом доля сетевой помехи на выходе перемножителя 10 составляет 2 — К/К от ее исходного уровня, а доля помехи переходного процесса, как и в 15 конце "процесса включения" остается на уровне 1/К от ее исходного уровня, т,е, уменьшается практически вдвое в суммарном сигнале помехи, поступающем в данном цикле работы с выхода БПП 5 на первый 20 вход выходного сумматора 6.

8 течение некоторого времени, отсчитываемого от конца "процесса включения" значение помехи, формируемой на первом выходе БПП 5; будет расти, но оставаясь 25 ниже исходного уровня сетевой помехи, т.е. очищение полезного сигнала от сетевой помехи на протяжении этого периода, который можно условно определить как "процесс стабилизации", будет неполным, причем 30 очередные циклы запоминания и суммирования приводят к увеличению доли сетевой помехи в помехе на выходе сумматора 3 в последовательности: 1, 2 — К, 3 — К вЂ” 2К, 4 — К—

2К -ЗК и т.д., при сохранении доли помехи 35

2 переходного процесса на ее исходном уровне. . В указанной последовательности перющей одновременно с сетевой помехой в суммарной помехе на выходе сумматора 2, не происходит, т.к. помеха переходного процесса имеет импульсный характер и не когерентна с периодом сетевой помехи. Поэтому после окончания "процесса стабилизации" на выходе сумматора 3 (фиг. 3 LN) присутствует смесь увеличенной в 1/К раз сетевой помехи с не увеличившейся помехой переходного процесса. Поступая с выхода сумматора 3 на перемножитель 10, эта смесь умножается на константу К, причем амплитуда сигнала смеси на выходе перемножителя 10 уменьшается в 1/К раз, т.е. с выхода перемножителя 10 (см. фиг. 3 д) на вход выходного сумматора 6 подается значение сетевой помехи, приведенное к ее исходному уровню, и уменьшенное умножением на К(т.е..в 1/К раз от исходного уровня) значение помехи переходного процесса.

Таким образом, с этого момента в выходном сумматоре 6 из входной смеси полезного сигнала с сетевой помехой вычитается сетевая помеха, приведенная к своему исходному уровню, и помеха переходного процесса, значение которой относительно ее исходного уровня уменьшено в

1/К раз, т.е. практически чистая сетевая помеха, и на выходе сумматора 6 формируется очищенный неискаженный полезный сигнал (фиг. 3 е).

8ыбор разработчиком константы К осуществляется исходя из требуемой степени подавления помехи переходного процесса с учетом допустимого времени процессов

"включения" и "стабилизации", а также с учетом нестабильности периода сетевой помехи, Типовая нестабильность частоты сети определена государственным стандартом величиной, меньшей, чем 0,5О, что делает реальным подавление помехи переходного процесса в сетевой помехе данным устройством в 100-200 раз, при значении суммарного времени включения и стабилизации работы устройства — 3 — 5 с, чем в конечном итоге устраняются искажения выделенного на выходе устройства полезного сигнала при фильтрации сетевой помехи во всем диапазоне изменений полезного сигнала, Как видно из.описания работы заявляемого устройства, при формировании очищенной сетевой .помехи. независимо от наличия в полезном сигнале быстроменяющихся компонентов, отпадает необходимость прерывания процесса фильтрации, как это делалось в прототипе, не требуется запоминания сетевой помехи на время, большее, чем ее период. Поэтому при любых медленных изменениях амплитуды сетевой помехи — ее фазы в пределах 0-360 . ее

1831322 частоты (периода) в пределах оговоренной выше нестабильности, обеспечивается непрерывное безошибочное вычитание чистой сетевой помехи без искажения полезного сигнала.

При больших возможных изменениях частоты сетевой помехи необходимо вводить блок автоподстройки периода записисчитывания запоминающего устройства 4 и суммирования с периодом сетевой помехи.

Такая автоподстройка может требоваться в специальных случаях, не имеющих однако места в условиях типовой медицинской практики, и может быть легко выполнена типовыми приемами.

Таким образом, устройство обеспечивает подавление сетевой помехи в исходной смеси помехи и полезного сигнала во все моменты времени, включая и Моменты быстрого изменения полезного сигнала, причем искажающее влияние помех переходного процесса во время быстрых изменений полезного сигнала может быть уменьшено в заранее выбранное число раз. Требующее, ся при этом время стабилизации процесса фильтрации после включения устройства составляет единицы секунд и соизмеримо с допустимым временем начала работы после включения питания прибора.

Формула изобретения

1. Устройство для подавления сетевой помехи в системах регистрации биопотенциалов, содержащее заградительный фильтр, выходом соединенный с первым входом первого сумматора, запоминающий элемент, второй сумматор, первый вход которого соединен с вторым входом первого

5 сумматора, входом заградительного фильтра и источником ВходнОГО сиГнала, 0 т л ич а ю щ е е с я тем, что, с целью расширения динамического диапазона, В него введен третий сумматор, включенный между выхо10 дом первого сумматора и входом запоминающего элементз, и блок подавления помехи переходного процесса.

2. Устройство по п.1, о т л и ч а ю щевс я тем, что блок подавления помехи пере15 ходного процесса включает в себя четвертый сумматор, выход которого подключен к первой выходной шине блока, первый умножитель, первым входом соединенный с первой входной шиной блока и первым входом

20 четвертого сумматора, а выходом — с вторым входом последнего, второй умножитель и задатчик константы, выход которого подключен к второму входу первого умножителя и первому входу второго умножителя, 25 второй вход которого соединен с второй входной шиной блока, а выход — с второй выходной шиной блока, причем первая входная шина блока подключена к запоминающему элементу, вторая входная шина—

30 к входу третьего сумматора, первая выходная шина — к второму входу третьего сумматора, а вторая выходная шина — к второму входу второго сумматора.

1831322

Составитель А.Дмитриева

Техред М;Моргентал Корректор С.Юско

Редактор С.Кулакова

Производственно-издательский комбинат "Патент", г. ужгород, ул.Гагарина. 101

Заказ 2532 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5