Последовательный к-ичный сумматор для одновременного сложения n чисел

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах, работающих в коде 1 из К. Целью изобретения является повышение производительности. Цель достигается введением в последовательный сумматор, содержащий N сумматоров цифр и N элементов задержки, в каждой группе входов и в группе выходов дополнительных входов и выходов положительного и отрицательного окончания, имеющих веса соответственно младшей и старшей цифры. Введены также новые связи сумматоров цифр с введенными входами и выходами и изменена структура сумматора цифр. Это позволяет фиксировать реальные моменты окончания суммирования положительных и отрицательных чисел в последовательном К-ичном коде независимо от количества разрядов в представлении чисел. 3 ил.

Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных устройств, работающих в коде "1 из К". Целью изобретения является повышение производительности последовательного К-ичного сумматора. На фиг. 1 приведена структурная схема последовательного К-ичного сумматора для К 3 и N 2; на фиг. 2 и 3 вариант построения сумматора цифр с учетом его использования в качестве первого и второго для структуры последовательного сумматора, приведенной на фиг. 1. Последовательный К-ичный сумматор содержит входы 1 и 2 операндов, сумматоры 3 и 4 цифр (СЦ), выход 5 суммы, элементы 6 и 7 задержки, вход запуска 8. Каждый сумматор цифр содержит также управляющий вход 9. Каждый сумматор цифр представляет собой матрицу из (К+2)N двухвыходных элементов И 10. Повышение производительности достигается за счет автоматического вырабатывания сигнала конца счета (сигнала останова). Этот сигнал есть реакция на поступление на вход сумматора цифр старших значащих разрядов складываемых чисел. Вырабатывание его позволяет, не теряя времени, включить в работу другие устройства, зависящие от сумматора. Для этой цели цифровой алфавит расширяется символами и , введенными во все входы и выход сумматора. При этом соответствует окончанию положительного числа, а окончанию отрицательного числа. Таким образом, последовательный сумматор способен суммировать положительные и отрицательные числа с переменной разрядностью, фиксируя реальный момент окончания суммирования. Последовательный сумматор работает следующим образом. Цифры складываемых чисел поступают на входы разрядно и потактно, т.е. в такте t 0 поступает пара цифр (хо2хо1), в такте t 1 пара цифр [ x12 x11 и т. д. После поступления пары xo1xo2 на входы 1 и 2 сработает элемент И (0, xo1, xo2) в сумматоре цифр СЦ-0. Сигнал с первого его выхода поступит на выход последовательного сумматора <хо<SUP>12 >, а через время, равное задержке элемента задержки на вход 9 сумматоpа цифр СЦ > хо1 + хо2<. Процесс продолжается до тех пор, пока на вход 1 не поступит сигнал 1, а на вход 2 - 2, генерируя соответствующий сигнал на выходе СЦ. При этом возможны два случая: или на выходе появится сигнал, отличный от , или на выходе появится сигнал, совпадающий с где , или . Вследствие этого следующий такт нельзя еще гарантированно считать моментом окончания счета (ибо возможно в этом такте появление сигнала, отличного от ). В таком случае на вход сумматора еще раз подается пара сигналов . После этого в следующем такте на выходе гарантированно появится сигнал означающий, что в числе, изображающем сумму, появился старший разряд, левее которого в бесконечном количестве сплошь идет сигнал (.000Yr+1. если сумма число положительное,222Yr+1. если сумма число отрицательное). Появление на выходе сигнала служит, таким образом, сигналом окончания счета в сумматоре и в следующий момент можно включать в работу зависящие от него устройства. На этом основана экономия времени счета, ибо таким способом фиксируется момент получения суммы независимо от количества разрядов в ней: трехразрядная сумма будет зафиксирована в такте t 3, а двадцатиразрядная в такте t 20, причем делается это автоматически самим сумматором.

Формула изобретения

ПОСЛЕДОВАТЕЛЬНЫЙ К-ИЧНЫЙ СУММАТОР ДЛЯ ОДНОВРЕМЕННОГО СЛОЖЕНИЯ N ЧИСЕЛ, содержащий N сумматоров цифр и N элементов задержки, группы входов с первой по N-ю всех сумматоров цифр соединены с соответствующими входами операндов последовательного сумматора, управляющие входы сумматоров цифр соединены с выходами соответствующих элементов задержки, а управляющий вход первого сумматора цифр подключен к входу запуска сумматора, каждый i-й выход первой группы выходов j-го сумматора цифр, где i = 0, ..., N (K - 1), j = 0, ..., (N - 1), соединен с <i+j>modK-м выходом последовательного сумматора, где <x>mod R означает остаток отделения X на R, каждый i-й выход второй группы выходов j-го сумматора цифр соединен с входом >i+j<<SUB>modR означает ближайшее меньшее частное от деления X на R, каждый сумматор цифр содержит КN двухвыходных элементов И, причем каждый l-й вход каждого элемента И соединен с одним из входов l-й группы входов сумматора цифр, где l = 1, ..., N, так, что образуются все возможные сочетания номеров входов в группах, (N + 1)-е входы всех элементов И соединены с управляющим входом сумматора цифр, первый и второй выходы каждого элемента И соединены с j-ми выходами соответственно первой и второй групп выходов так, что где mi - номер входа в i-й группе входов, к которому подключен i-й вход данного элемента И, mi = 0, ..., (К - 1), отличающийся тем, что, с целью повышения производительности, в каждой группе входов и в группе выходов введены дополнительные входы и выходы положительного и отрицательного окончания, а каждый сумматор цифр содержит дополнительно (К + 2)N - Кn элементов И, причем для каждого j-го сумматора цифр, где j = 0, ..., (N - 1), входы дополнительных элементов И соединены со всеми возможными сочетаниями входов положительного и отрицательного окончания между собой и с другими входами, (N + 1)-й вход каждого дополнительного элемента И соединен с управляющим входом сумматора цифр, если входы дополнительного элемента И соединены с входами сумматора цифр, отличными от входов положительного и отрицательного окончаний, то его первый выход соединен с l - m выходом последовательного сумматора, где mi > modK, mi - номера входов, mi = 0, ..., (К - 1), второй выход элемента И соединен с входом j-го элемента задержки, если все входы элементы И соединены с входами положительного и отрицательного окончаний, при этом m входов соединены с входами отрицательного окончания (0 m N - 1) и q = m, то первый выход элемента И соединен с выходом положительного окончания последовательного сумматора, а второй выход - с входом m-го элемента задержки, если m входов элемента И соединены с входами отрицательного окончания (1 m N) и q = m - 1, то первый выход элемента И соединен с выходом отрицательного окончания последовательного сумматора, а второй выход - с входом (m - 1)-го элемента задержки, если m входов элемента И соединены с входами отрицательного окончания (0 m N) и q m и q m - 1, то первый выход элемента И соединен с (l - m)-м выходом последовательного сумматора, где входы положительного и отрицательного окончаний имеют веса соответственно младшей и старшей цифр, а второй выход элемента И соединен с входом q-го элемента задержки, где mi > modK.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3



 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении легко тестируемых многоразрядных суммирующих схем

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой

Изобретение относится к вычислительной технике и может быть использовано в арифметических блоках ЭВМ

Изобретение относится к вычислительной технике и может быть использовано в разработках специализированных процессоров

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения быстродействующих арифметических устройств

Изобретение относится к вычислительной технике и предназначено для выполнения операции деления над одиночными положительными числами, представленными в двоичной системе счисления с фиксированной запятой

Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки массивов данных

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх