Аналого-цифровой преобразователь

 

Изобретениетфедназначено для прецизионных цифровых измерительных систем, преимущественно для океанографических исследований. Цель изобретения - повышение быстродействия и точности преобразования за счет исключения потери информации при обнулении интегратора. Аналого-цифровой преобразователь содержит компаратор 1, логическое устройство 2, в которое входят триггер знака 3, элемент задержки 4 и инвертор 5, регистр последовательных приближений 6, цифроаналого

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (si)s Н 03 М 1/46 мсЙВЯ71 р Й 1:11, Ю Щф».CHCJlHQ

ОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ЕДОМСТВО СССР

ОСПАТЕНТ СССР) АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1),4821000/24

2) 03.05.90.

6) 30;08.93. Бюл. й. 32

1) Специальное конструкторско-технолоическое бюро. Морского гидрофизического нститута АН УССР

2) И,И.Глебов и И,Г.Кирющенко

6) Авторское свидетельство СССР

1642587, кл. Н 03 М 1/46. 1989.

Отчет о НИР "Соратник" Разработка змерителя параметров течения, глубины а основе новых чувствительных элементов твердотельной памяти, гос.рег. ЬЬ

1870036470, 1989. (54) АНАЛОГОВО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

{57) Изобретение. предназначено для прецизионных цифровых измерительных систем, преимущественно для океанографическйх исследований. Цель изобретения —. повышеwe быстродействия и точности преобразования за счет исключения потери информации при обнулении интегратора, Аналого-цифровой преобразователь содержит компаратор 1, логическое устройство 2, в которое входят триггер знака 3, элемент задержки 4 и инвертор 5, регистр последовательных приближений 6, цифроаналого1837392

15

40 вый преобразователь с усреднением выходного напряжения 7, в который. входят усредняющее уст ройство 8, выполненное на базе интегратора с обнулением, ключа 10, источник опорного напряжения 11, цифроаналоговый преобразователь 12, цифровое устройство 13, выполненное на первом счетчике импульсов 14, втором счетчике импульсов 15 и элементе И 16, а также генератор импульсов 17, Новым в устройстве является введение элемента И 16, один из входов

Изобретение относится к области автоматики и вычислительной техники, как средство для преобразования информации, и может быть использовано при построении прецизионных цифровых измерительных систем, преимущественно для океанографических исследований.

Целью изобретения .является повышение быстродействия и точности преобразования за. счет исключения потери информации при обнулении интегратора.

На фиг. 1 представлена структурная схема предлагаемого аналого-цифрового преобразователя; на фиг, 2 — приведены временные диаграммы, поясняющие работу устройства, Аналого-цифровой преобразователь (АЦП) содержит компаратор 1, логическое устройство управления 2, выполненное на триггере запуска 3,. элементе задержки 4 и формирователе сигнала "конец преобразования" 5, регистре последовательных прибли>кений 6, устройство преобразования выходного кода АЦП в напряжение обратной связи 7, в который входят усредняющее устройство 8, выполненное на базе интегратора с обнулением 9 и ключа 10, источник опорного напряжения 11, цифроаналоговый преобразователь (ЦАП) 12, цифровое устройство 13, выполненное на первом счетчике импульсов 14, втором счетчике импульсов 15 и элементе И 16, генератор импульсов 17, АЦП работает следующим образом, Преобразуемое входное напряжение поступает на один из входов компаратора 1.

Начало цикла преобразования этого напря>кения в и-разрядный код начинается в момент появления сигнала "пуск" на С-входе триггера запуска 3 логического устройства управления 2, по которому триггер запуска

3 устанавливается в состояние "лог. 1" (фиг.

2а,б), Напряжение, соответствующее низкому логическому уровню, с инверсного выхокоторого подключен к выходу (а+ 1)-го разряда, другой вход к выходу одного из младших разрядов счетчика импульсов

14, а выход к входу записи счетчика импульсов 15, выход (m + 1)-го разряда счетчика 15 подключен к С-входу регистра последовательных приближений 6 и к цифровому входу ключа усредняющего устройства 8 цифроаналогового преобразователя с усреднением выходного напряжения. 3 ил. да триггера запуска 3, поступает на SR-вход регистра последовательных приближений 6 подготавливая его тем самым к режиму установки в исходное состояние. По мере поступления тактовых импульсов с выхода генератора импульсов 17 (фиг. 2в) в момент появления положительного. перепада на (m

+ 1)-м выходе: второго счетчика импульсов

15 начинается обнуление интегратора 9, а регистр последовательных приближений 6 устанавливается в исходное состояние и на его выходе устанавливается и-разрядное двоичное число с "лог.О" в самом старшем разряде, а вастальных — "лог.1 "(возможнои "лог.1" в старшем разряде, а в остальных "лог.О", если применяется ° регистр другой какой-либо конструкции.

На выходе переноса CR регистра посЛе- ... довательных приближений 6 устанавливает-, ся "лог, 1", которая поступает на вход логического устройства управления 2 и через элемент задержки.4 сбрасывает триггер запуска 3. по входу R в исходное состояние.

"Лог. 1" с выхода переноса CR регистра последовательных приближений 6 поступает так же на вход формирователя сигнала "конец преобразования" (КП), на выходе которого устанавливается "лог, 0", что свидетельствует о процессе преобразования входной величины АЦП в цифровой код.

Пусть второй вход элемента И 16 подключен к первому младшему выходному разряду второго счетчика импульсов 15, тогда длительность импульса с (m+ 1)-го выхода счетчика 15, а значит и время обнуления интегратора 9 составит ровно один период

Т следования импульсов с генератора 17.

Этим же импульсом происходит запись выходного кода АЦП в первый счетчик импульсов 14 по входу записи.

При появлении BblcoKofo логического уровня на 1-м самом младшем выходе счетчика импульсов 14 (фиг. 2д) на выходе элемента И 16 так же появится высокий логический уровень и тут же сбросит второй

1837392 счетчик 15 в исходное состояние, в резульате исчезнет и высокий логический уровень с выхода элемента совпадения 16, С этого момента начинается цикл преобразования, выходного кода АЦП в аналоговый сигнал 5 обратной связи.

По мере поступления импульсов с выхода генератора импульсов 17 на тактовые входы первого 14 и второго 15 счетчиков импульсов на выходах последних начинает- 10 возрастать значение кодов от записанных в них по импульсам c(m+1)-го выхода второго счетчика 15 и выхода элемента И 16.

Процесс формирования аналогового сигнала на выходе цифроаналогового пре- 15 образователя (ЦАП) 12 иллюстрируется временными диаграммами, представленными на фиг. 2,3.

После занесения выходного кода АЦП в первый счетчик импульсов 14 на выходе

ЦАП 12 установится значение равное

Оцдм = Л0цдп (целая часть дроби —, ) (1)

Rex

2mm где m = п — К вЂ” количество младших разря,дов, получающихся в процессе преобразо- 25 вания выходного кода АЦП в напряжение обратной связи цифровым устройством 13, По мере поступления тактовых импуль сов с генератора 17, через определенное количество периодов тактовых импульсов, определяемых численным значением кода из m младших разрядов, напряжение на выходе ЦАП 12 возрастет на величину Л0цдп соответствующую используемой его дискретности (К-разрядов), Эта величина напряжения на выходе ЦАП 12 будет оставаться до 16-го тактового импульса, т,е. до момента появления импульса на (m+ 1)-ом выходном разряде второго счетчика импульсов 15 (фиг, 2з). Т.е, в процессе преобразования выходного кода АЦП в напряжение обратной связи попросту будет происходить широтноимпульсная модуляция младшего используемого разряда ЦАП 12 Ж3цдп на фоне установленного значения определяемото выражением (1) (см. фиг, 2, 3).

Напряжение с выхода ЦАП 12 усредняется интегратором 9 за период Тц, равным

2 периодам тактовых импульсов генератора 17,. Время обнуления интегратора находится за пределами времени осреднения, что позволило исключить погрешность преобразования от обнуления интегратора, применяя его, совместно с ключем, в качестве усредняющего устройства.

Кроме того, предлагаемое решение позволяет наряду с точностью существенно повысить быстродействие АЦП.

Пусть необходимо построить АЦП по схеме и рототипа с дифференциэльйой нелинейностью, приведенной ко входу, не более

0,3 кванта. Причем быстродействие элементов схемы позволяет обнулить интегратор за 1/10 периода тактовых импульсов генератора импульсов. Тогда, дифференциальная нелинейность интегрального ЦАП должна составить 0,2 кванта. А это легко достигнуть, не используя три младших разряда в ЦАП, если его дифференциальная нелинейность равна 1 кванту (например, с буквой А в .микросхемах 572 ПА1А и 572

ПА2А). Но при этом необходимо нарастить второй счетчик цифрового устройства на три разряда, чтобы получить восемь градаций при широтно-импульсной модугяции полученного младшего разряда интегрального

ЦАП (т.е. m = 3). Таким образом дифференциальная нелинейность ЦАП с усреднением выходного напряжения составит 0,1+ 0,125

= 0,225 кванта, что удовлетворяет условию, т.е. < 0.3 кванта.

Учитывая, что быстродействие элементов схемы достаточны для обнуления интегратора за 1/10 Т, время одного цикла преобразования выходного кода АЦП в напряжение обратной связи составит 80 Тое . . В приведенном примере (где также m =

=3) предлагаемого АЦП полное время цикла преобразования выходного кода АЦП в напряжение обратной связи, включая время на обнуление интегратора составит 9 Трбк, что в 8,9 меньше, чем в прототипе.

А если учесть, что дифференциальная. нелинейность не должна превышать всего лишь 0,3 кванта, то в предлагаемом техническом решении достаточно не использовать лишь 2 младших разряда интеграла

ЦАП, в результате чего дифференциальная нелинейность АЦП достигнет уже 0,25 кванта, чего вполне достаточно для реализуюмой точности, т,к. погрешность об обнуления интегратора отсутствует. В результате для широтно-импульсной модуляции полученного младшего разряда ЦАП потребуется не 8 градаций, а всего 4, а это приводит к уменьшению разрядности второго счетчика цифрового устройства и увеличению быстродействия еще в 2 раза.

Таким образом, предлагаемое техническое решение при укаэаных выше условиях не только повышает точность преобразования, но и повышает быстродействие АЦП в 17,8 раз.

Вышеизложенный расчет приведен для примера, изложенного в описании предлагаемого АЦП, в котором один вход элемента

И 16 подключен к (m + 1)-му выходному раз1837392

50 ходом элемента И. ряду второго счетчика импульсов 15, а другой к самому младшему — первому.

Рассчитаем теперь во сколько раз повысится быстродействие АЦП, при вышеизложенных условиях,.если вход элемента И 16, от места подключения которого зависит длительность импульса обнуления, подключить, например к m-му выходному разряду второго счетчика импульсов 15 цифрового устройства 13. В нашем случае m = 3, т,е. к третьему разряду.

Если теперь соблюсти условие, при котором время обнуления интегратора в прототипе равно времени обнуления интегратора в предлагаемом АЦП, которого вполне достаточно, чтобы обнулить интегратор, то для предлагаемого АЦП можно записать, что

Тобн = 4 Т, Таким образом в предлагаемом АЦП полное время цикла преобразования выходного кода в напряжение, включая время на обнуление интегратора составит уже на 9.Т, как в предыдущем случае (10), а 12 Т, что в 3 раза меньше, чем в предыдущем случае. А это приводит к повышению быстродействия

АЦП не в 17,8 раз, как в предыдущем случае, а в 53,4 раза.

Необходимо учесть, что отечественной промышленностью выпускаются быстродействующие интегральные ЦАП, например, 594 ПА1, Однако в прототипе применить их с максимальной эффективностью нельзя из-за невозможности повысить тактовую частоту генератора импульсов, т,к. одновременно увеличивается погрешность от обнуления, время которого уменьшить нельзя. Таким образом быстродействующие ЦАП эффективней использовать в предлагаемом техническим решением.

Использование интегратора с обнулением позволяет увеличивать коэффициент передачи АЦП, путем простого увеличения емкости конденсатора интегратора, одновременно улучшая соотношение сигнал/шум, не уменьшая значения опорного напряжения.

Формула изобретения

Аналого-цифровой преобразователь, содержащий компаратор, первый вход которого является входной шиной, а выход соединен с информационным входом регистра последовательных приближений, вход запуска которого соединен с инверсным выходом триггера запуска, С-вход которого является шиной запуска, а R-вход через элемент задержки соединен с выходом переноса регистра последовательных приближений, который подключен к входу формирователя, вход которого является выходной шиной конца преобразования, а выходы регистра последовательных приближений являются выходной шиной и соединены с информационными входами первого счетчика импульсов, тактовый вход которого объединен с тактовым входом второго счетчика импульсов и подключен к выходу генератора импульсов, а выходы (n — m) старших разрядов импульсов, и выходы первого счетчика импульсов соединены с соответствующими старшими разрядами цифроаналогового преобразователя, младшие разряды которого являются шинами логического нуля, вход опорного напряжения соединен с выходом источника опорного напряжения, а выход подключен к входу интегратора и к информационному входу ключа, выход которого объединен с выходом интегратора и соединен с вторым входом компаратора, управляющий вход ключа объединен с тактовым входом регистра последовательных приближений, а информационные входы второго счетчика импульсов являются шинами логического нуля, о т л ич а ю шийся тем, что, с целью повышения быстродействия и точности за счет исключения потери информации при обнулении интегратора, в него введен элемент И, первый вход которого соединен с выходом (m + 1)-ro разряда второго счетчика импульсов и объединен с управляющим входом ключа и входом записи первого счетчика импульсов, выход переноса которого соединен со входом переноса. а выход i-ro разряда и вход записи второго счетчика импульсов соединены соответственно с вторым входом и вы1837392

Тг

3ппуиа

1837392

f 2 ЗаЮКгг ВЯяяоЯЬм лаьь 7В ц оятамтв

12 34567 6910Яаая лааыгза З б В В. вЯааЙтв

Составитель И,Глебов

Техред М.Моргентал

Корректор H,Kåøåëÿ

Редактор

Производственно-издательский комбинат."Патент". г. Ужгород. ул.Гагарина, 101

Заказ 2871 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035 Москва Ж-35, Ра шскав на5.. 4/5