Устройство для передачи и приема дискретной информации с коррекцией ошибок

 

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

6ЮЭЮЬИ

МАЛЮЮ ФИВЯИР

ВИВЛИОТекд

Комитет Российской Федерации по патентам и товарным знакам (21) 4924179/24 (22) 01.03.91 (46) 15.1093 Бюл. Na 37-38 (71) Центральный научно-исследовательский институт связи (72) Николаев ВА; Слепаков В.Б.; Родионов ЕВ. (73) Центральный научно-исследовательский институт связи (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА

ДИСКРЕТНОЙ ИНФОРМАЦИИ С КОРРЕКЦИЕЙ ОШИБО К (57) Изобретение относится к технике связи и вычислительной технике и может быть использовано при создании новой и модернизации существующей аппаратуры передачи данных классической (в) RU (11) 2001523 Cl (5l) 5 H 03 M 13 00 схемы систем с автоматическим запросом ошибок

Дпя защиты от вставок и выпадений информации в объеме цикла блокировки т.е. для повышения помехоустойчивости устройства, содержащее íà rle— редающей стороне источник информации 1, блок управления 2, Генератор 3 служебных комбинаций, накопитель информации 4, блок кодирования 5, а на приемной стороне — потребитель информации 12, накопитель информации 11, дешифрат. р 9 слу—

>кебных комбинаций и блок декодирования 10, введены на передающей стороне сумматор 7 по моду— лю два, блок 8 задания инверсных разрядов и коммутатор 6, на приемной стороне введены блок 15 задания инверсных разрядов, сумматор 14 по м дулю два и элемент ИЛИ 13. 1 зпф-лы, 2 нл.

2001523

Изобретение относится к технике связи и вычислительной технике и может быть использовано при создании новой в модернизации существующей апаратуры передачи данных.

Известно устройство для передачи и приема дискретной информации с коррекцией ошибок. содержащее на передаче последовательно соединенные источник информации, коммутатор и блок памяти, выход которого подключен к другому информацидн94му входу коммутатора, и посмдввательно соединенные кодер и формирователь выходного сигнала, а на приеме — последовательно соединенные блок выделения сигнала, входной накопитель, блок управления записью, накопитель приема и потребитель, причем выход блока выделения сигнала через декодер подключен к одному из входов блока приема служебной информации. к другому входу которого подключен выход входного накопителя.

Однако данное устройство обладает недостаточной помехоустойчивостью.

Известно устройство для передачи и приема дискретной информации с коррекцией ошибок, содержащее на передаче последовательно соединенные источник информации, коммутатор и блок памяти. выход которого подключен к другому информационному входу коммутатора. последовательно соединенные кодер. формирователь выходного сигнала и сумматор, включенный между выходом коммутатора и входом кодера, а на приеме — последовзтельно соединенные блок выделения сигнала, входной накопитель, блок управления записью. накопитель приема и потребитель, причем выход блока выделения сигнала через декодер подключен к одному иэ входов блока приема служебной информации, к другому входу которого подключен выход входного накопителя, последовательно соединенные счетчик принятых блоков и формирователь сигнала квитанций, к другому входу которого подключен выход накопителя запросов, и последовательно соединенные блок восстановления квитирующего номера. дешифратор сигнала квитации, синхронизирующие входы блока восстановления квитирующего номера и счетчика принятых блоков подключены к синхронизирующему выходу блока выделения сигнала, выход счетчика принятых блоков подключен к сигнальному входу блока управления записью, выход декодера подключен к входу накопителя запросов и к соответствующему входу блока управления записью, выход блока приема служебной информации подключен к другому входу

50 блока восстановления квитирующего номера и через дешифратора сигнала квитации— к управляющему входу коммутатора. а выход формирователя сигнала квитации подключен к другому входу сумматора на передаче.

Однако известное устройство обладает низкой информативностью и имеет сложную техническую реализацию.

Наиболее близким по технической сущности к предлагаемому устройству (прототипом) является устройство для передачи и приема дискретной информации с коррекцией ошибок. содержащее на передаче источник информации, вход которого соединен с первым выходом блока управления, второй выход которого подключен к входу генератора служебных комбинаций и объединенные по входам входной накопитель и кодирующий блок, а на приеме— обьединенные по входам дешифратор служебных комбинаций, декодирующий блок и выходной накопитель, выход которого соединен с входом потребителя, другой вход входного накопителя подключен к третьему выходу блока управления на передаче.

Однако известное устройство обладает низкой помехоустойчивостью.

Целью изобретения является повышение помехоустойчивости устройства.

На фиг.1 приведена функциональная схема предложенного устройства; на фиг.2 — функциональная схема блока задания инверсных разрядов.

Устройство для передачи и приема дискретной информации с коррекцией ошибок содержит на передающей стороне источник

1 информации, блок 2 управления, генератор 3 служебных комбинаций, накопитель информации 4, блок 5 кодирования, коммутатор 6, сумматор 7 по модулю 2 и блок 8 задания инверсных разрядов, на приемной стороне дешифратор 9 служебных комбинаций, блок 10 декодирования, накопитель информации 11, потребитель информации 12, элемент ИЛИ 13, сумматор 14 по модулю 2 и блок 15 задания инверсных разрядов.

Блок 8 (15) задания инверсных разрядов выполнен на триггере 16, элементах ЗАПРЕТА 17, 18. счетчике 19 с переносом, элементах ИЛИ 20, 2.1

Сущность изобретения заключается в следующем.

Информация. циркулирующая в системах передачи с решающей обратной связью с блокировкой. подвержена вставкам и выпадениям в результате трансформации комбинаций запроса в информационные и обратные трансформации, 2001523

Для уменьшения вероятности вставок и выпадений возможно кодирование повторяемой информации смежным классом первоначально избранного линейного и циклического кода. Проще всего данный подход может быть реализован путем инвертирования на передаче и приеме различных комбинаций проверочных (младших) разрядов кодовых слов, о зависимости от того, передается ли данный блок информации в первый раз или повторно.

Устройство работает следующим образом.

В режиме приема-передачи, на передающей стороне по сигналу с первого выхода блока 2, К-разрядная информационная комбинация источника 1 поступает через коммутатор 6 в блок 5, где дополняется и-К проверочными разрядами.

Одновременно К-разрядная информационная комбинация записывается о накопитель 4. рассчитанный на хранение h последних информационных комбинаций, расположенных о той последовательности, в которой они должны передаваться.

С выхода блока 5 передаваемая комбинация (П, К) линейного или цикличсского кода, поразрядно, через сумматор 7, выдается в дискретный ка»зл (на ф«г,1 не показан), При этом, на сумматоре 7, по сигналам с выхода блока 8, инвертируются = II + !2 проверочных разрядов, где I> = 1, 2,...II, lz =

=1,2...,!г, 2 < п-К (кроме того, II проверочных разрядов содержит и-й разряд кодовой комбинации), На приемной стороне. по сигналам с выхода блока 15, на сумматоре 14 иноертируются проверочных разрядов принимаемой комбинации, которая с выхода сумматора 14 поступает в блок 10 декодирования, и одновременно К информационных разрядов — в блок 11. Если блок 10 не обнаруживает ошибок, то К информационных разрядов с выхода блока 11 выдаются потребителю 12, В тех случаях, когда блок 10 обнаруживает ошибку о принимаемой кодовой комбинации или дешифратор 9 зафиксирует поступление запросной комбинации, сигнал с выхода элемента ИЛИ 13 поступает в блок 2, который переводит устройство в режим переспроса о соответствии с алгоритмом работы прототипа, В этом режиме, на передающей стороне блок 2 прекращает выдачу сигналов запроса информации на вход источника 1, с четвертого выхода блока 2 подаются сигналы управления коммутатором 6, а по сигналу со второго выхода запускается генератор, Запросная комбинация с информационного

55 ге ipðëòîðà 3 через коммутатор 6, блок 5 и сумматор 7 выдается в дискретный канал, после чего по команде с сигнального выхода генератора 3, на время последующей передачи h комбинаций, хранящихся в накопителе 4, блок 8 переводится в режим задания инверсии лишь !1 проверочных разрядов. На приемной стороне запросная комбинация через сумматор 14 поступает в дешифратор

9, который сигналом со своего выхода на упраоляющий вход блока 15 подготавливает устройство к приему h повторяемых кодовых комбинаций. Сумматор 14 по сигналам блока 15 инвертирует лишь Ii проверочных разрядов в h следующих эа запросной кодовых комбинациях, После безошибочного приема h повторяемых комбинаций устройство переходит в режим приема-передачи.

Таким образом, предложенное устройство обеспечивает эффективную защиту от вставок и выпаданий, так как в случае трансформации запросной комбинации в информационную или в результате обратной трансформации создается рассогласованное инвертирование проверочных разрядов на передающей и приемной сторонах, что будет немедленно обнаружено при декодиро в а I гни.

1ак, если прототип характеризуется вероятностью вставок и выпадений Рр, то для предложенного устройства вероятность Рр такого события составляет

Г *o = Рр P(l = II) где P(l = lq) -- вероятность трансформации одной комбинации инвертирования проверочных разрядоо в другую.

Дл достаточно длинных кодов, имеющих соот петстоующую избыточность, вероятность

Р(! =- lI) имеет ничтожно малые значения, Кремс того, за счет инвертиргвания некоторой части младших разрядов кодовых коИл» аций (включая последний)., обеспечивается возможность обнаружения синхронизчционныx сдвигов для кодов, не соо: эдных от запятой.

8 iGK 8 (15) задания инверсных разрядов работает следующим образом, В ре,име приема-переда: и триггер 16 и c«cI «I». 19 сброшены в нулеоос состояние и а выход элемента ИЛИ 21 проходят все ! = II + !2 импульсы синхронизации, посту поющие на входы элементов ИЛИ 20, 21.

В режиме переспроса управляющий

cèãIIëë перебрасывает триггер 16, который своим сигналом с единичного выхода блокирует прохождение импульсов серии Iz через элемент ЗАПРЕТ 18 на вход элемента ИЛИ

2001523

21, Одновременно с этим на счетный вход счетчика 19, через элемент ЗАПРЕТ 17, начинают поступать синхроимпульсы передачи (приема) и — x разрядов кодовых комбинаций. Как только счетчик 19 зафикси- 5 рует h переданных (принятых) кодовых комбинаций, то импульс переноса сбрасывает счетчик 19 и триггер 16 в исходное состояние.

Формула изобретения

1. устРОЙстВО для пеРедАчи и пРиемА дискРЕТНОЙ ИНФОРМАЦИИ С КОРРЕКЦИЕЙ ОШИБОК, содержащее на передающей стороне блок управления, первый и второй выходы которого соединены с входами соответственно источника информации и генератора слу- "5 жебных комбинаций, накопитель информации и блок кодирования, входы которых объединены, на приемной стороне - накопитель информации, выход которого соединен с входом потребителя информации, блок декодирования и дешифратор слу:кебных комбинаций, входы которых объединены, отличающееся тем, что, с целью повышения помехоустойчивости устройства, в него введены на передающей стороне коммутатор, сумматор по модулю два и блок задания инверсных разрядов, первый вход которого является синхроеходом устройства, выход соединен с первым входом 30 сумматора по модулю два, выход которого является канальным выходом устройства, выход источника информации соединен с первым входом коммутатора, выход которого соединен с входом накопителя инфор- 35 л1ации, выход которого соединен с вторым входом коммутатора, первый и второй выходы генератора служебных комбинаций соединены соответственно с вторым входом блока задания инверсных разрядов и 40 третьим входом коммутатора, третий выход блока управления соединен с четвертым входом коммутатора, на приемной стороне введены элемент ИЛИ, сумматор по модулю два и блок задания инверсных 45 разрядов, первый вход которого является (56) Авторское свидетельство СССР

N655085,,кл. Н 04 1 1/10, 1979.

Авторское свидетельство СССР

М 809615, кл. Н 04 1 1/16, 1981.

Шварцман Б.О., Емельянов Г,А. Теория передачи дискретной информации. М.:

Связь, 1979, с.349-353. фиг.12. 17 (прототип). синхровходом устройства, выход соединен с первым входом сумматора по модулю два, второй вход которого является канальным входом устройства, выход сумматора по модулю два соединен с первым входом накопителя информации и входом блока декодирования, выход которого соединен с первым входом элемента ИЛИ, выход дешифратора служебных комбинаций соединен с вторым входом блока задания инверсных разрядов и вторым входом элемента ИЛИ, выход которого соединен с входом блока управления передающей стороны, четвертый выход которого соединен с вторым входом накопителя информации приемной стороны.

2. Устройство по п.1. отличающееся тел1, что блок задания инверсных разрядов содержит триггер, установочный вход которого является вторым входом блока, а вход сброса триггера соединен с выходом счетчика с переносом, счетный вход которого соединен с выходом первого элемента ЗАПРЕТ, запрещающий вход которого и запрещающий вход второго элемента

ЗАПРЕТ подключены к нулевому и единичному выходам триггера соответственно, первый элемент ИЛИ, выход которого через второй элемент ЗАПРЕТ соединен с одним из входов второго элемента ИЛИ, выход которого является выходом блока, а входы первого - второго элементов ИЛИ являются первым входом блока, один иэ входов второго элемента ИЛИ соединен с разрешающим входом первого элемента

ЗАПРЕТ, 2001523

Корректор, Г.Юско

Производственно-издательский комбинат "Патент", г. Ужгород, yn,Гагарина, 101

Редактор Т.Никольская

Заказ 3133

Составитель Н.Бочарова

Техред М,Моргентал

Тираж Подписное

НПО " Поиск" Роспатента

113035, Москва, Ж-35, Раушская наб., 4/5