Умножитель частоты следования импульсов

 

Комитет Российской Федерации по патентам и товарным знакам (в) RU (ы) 2ОО5328 С3. (51) 5 Н ОЗ K 5 156 (21) 4880649/21 (22) 06.11.90 (46) 30.12.93 Бюп. Na 47-48 (71) Научно-исследовательский институт измерительной техники (72) Дектярев B.C:, Жуковский С.Ю„Зызин АГ„Масапов Ю.M. (73) Научно-исследовательский институт измеритепьной техники (54) УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

ИМПУЛЬСОВ (57) Использование: умножитель частоты следования импульсов может испопьзоваться в аппаратах воспроизведения магнитной записи. Сущность изобретения: устройство содержит генератор 1 импульсов, блок 2 синхронизации, входную шину 3, коммутатор 4, блоки 5, 10 умножения, блок 6 управпения, элементы И 7, 13, элементы ИЛИ 11, 14, вы— ходную шину 8, элемент 9 задержки, счетчик 12 импупьсоа В списании приведены конструкции о дельных блоков устройства 1 з.пф — пы, 5 m

2005328

Изобретение относится к радиотехнике и может быть использовано для умножения частоты в аппаратах воспроизведения магйитной записи, а также в качестве измерительного прибора, следящего за измерением входной частОты в различных радиотехнических устройствах.

Известен цифровой умножитель частоты следования импульсов (1), содержащий входную и выходную шины, генератор опорной частоты, два регистра сдвига, два блока элементов И, блок элементов ИЛИ, сумматор, два формирователя импульсов, три элемента И, три счетчика импульсов, два элемента ИЛИ и элемент задержки с их функциональными связями. Известное устройство характеризуется недостаточно высокой точностью работы и малой помехоза щи ще н Ho стью.

Наиболее близким по технической сущности является умножитель частоты следования импульсов содержащий генератор импульсов, делитель частоты, два счетчика импульсов, три элемента ИЛИ, два элемента задержки, регистр, формирователь импульсов, входную и выходную шины, блок управления, триггер и три элемента И с их функциональными связями. Данный умножитель уменьшает погрешность работы за счет снижения количества сбойных ситуаций„но не устраняет их совсем, Кроме того, присутствие во входном сигнале коротких импульсов помех нарушает работу умножителя.

Целью изобретения является повышение точности.

Цель достигается тем, что в умножитель частоты следования импульсов, содержащий последовательно соединенные генератор импульсов и блок синхронизации, второй вход которого подключен к входной шине, первый, второй и третий выходы которого и выход генератора импульсов подключены через коммутатор соответственно к первому, второму, третьему и четвертому входам первого блока умножения, последовательно соединенные блок управления, первый элемент И и выходную шину, и элемент задержки, вход которого подключен к третьему выходу блока синхронизации и входу блока управления, второй вход которого подключен к третьему входу блока синхронизации, введены подключенные к соответствующим выходам коммутатора последовательно соединенные второй блок умножения, первый элемент ИЛИ, второй вход которого подключен к выходу первого блока умножения, счетчик импульсов, второй вход которого подключен к выходу элемента задержки, второй элемент И и второй элемент ИЛИ, второй вход которого объединен с вторым входом счетчика импульсов, а выход подключен к второму входу первого элемента И, причем каждый иэ блоков умножителя содержит подключенные к первому входу блока умножения последовательно соединенные первый элемент ИЛИ, первый счетчик импульсов, выход которого объединен с вторым входом первого элемента

"0 ИЛИ, второй элемент ИЛИ, второй счетчик импульсов, второй вход которого подключен к первому входу первого элемента ИЛИ, делитель частоты, вычитающий вход которого является четвертым входом блока умно15 жейия, и первый элемент задержки, выход которого подключен к управляющему входу элемента сравнения кодов, первая группа которого подключена к разрядным выходам первого счетчика импульсов, а выход — к

20 второму входу второго элемента ИЛИ, и третий счетчик импульсов, первый вход которого совпадает с третьим входом блока умножения, второй вход объединен с входом первого элемента задержки, а разрядные выходы подключены к второй группе входов элемента сравнения кодов, подключенные к первому входу третьего счетчика импульсов последовательно соединенные второй элемент задержки и третий элемент

30 ИЛИ, выход которого подключен к установочному входу делителя частоты, а второй вход — к выходу делителя частоты и второму входу третьего счетчика импульсов.

На фиг. 1 представлена функциональная электрическая схема умножителя частоты следования импульсов; на фиг, 2 — схема блока умножения; на фиг. 3 — схема варианта блока синхронизации; на фиг. 4 — схема варианта коммутатора; на фиг. 5 — схема

40 варианта блока управления; на фиг. 6 — временные диаграммы, иллюстрирующие работу умножителя частоть1 следования импульсов.

Умножитель частоты следования им45 пульсов (фиг. 1) содержит генератор 1 импульсов, блок 2 синхронизации, входную шину 3, коммутатор 4, первый блок 5 умножения, блок 6 управления, первый элемент

И7. выходную шину 8, элемент 9 задержки, второй блок 10 умножения, первый элемент

ИЛИ11, счетчик 12 импульсов, вторые элементы И13 и ИЛИ14 с их функциональными связями.

Каждый из блоков 5(10) умножения (фиг.

2) содержит первый элемент ИЛИ15. первый . счетчик 16 импульсов, второй элемент

ИЛИ17, второй счетчик 18 импульсов, делитель 19 частоты, первый элемент 20 задержки, элемент 21 сравнения кодов, третий счетчик 22 импульсов, второй элемент 23

2005328 задержки, третий элемент ИЛИ 24 и их функциональные связи.

Один из вариантов блока 2 синхронизации (фиг, 3) содержит последовательно соединенные элемент ИЛИ25, вход которого является третьим входом блока 2 синхронизации, а первый триггер 26, регистр 27, элемент И28, второй вход которого объединен с первым входом блока 2 синхронизации и синхровходом регистра 27, а третий вход— с вторым входом блока 2 синхронизации и синхровходом первого триггера 26, и второй триггер 29, инверсный и прямой выходы которого являются соответственно первым и вторым выходами блока 2 синхронизации, третий выход которого подключен к выходу элемента И28, причем второй выход регистра 27 связан с вторым входом первого элемента ИЛИ25.

В качестве коммутатора 4 (фиг. 4) могут быть использованы четыре элемента ИЗО-

33, выходы которых являются соответственно четвертым, третьим, вторым и первым выходами коммутатора 4, первый вход которого объединен с первыми входами элементов И31 и ИЗЗ, третий вход — с первыми входами элементов ИЗО и 32, второй вход— с вторыми входами элементов И 32 и И 33, а четвертый вход — с вторыми входами элементов ИЗО и 31.

Один из вариантов блока 6 управления (фиг. 5) содержит последовательные weмент 34 начальной установки, первый триггер 35, второй триггер 36, R-вход которого объединен с выходами элемента 34 начальной установки и вторым выходом блока 6 управления, и элемент ИЗ7, выход которого является С-входом первого триггера 35, и второй вход — входом блока 6 управления, первый выход которого является вторым (прямым) выходом второго триггера 36.

Умножитель частоты следования импульсов работает следующим образом.

Входные импульсы (фиг, ба), период следования которых Т»<, поступают с входной шины 3 на синхровход триггера 26, переводя его по переднему (положительному) фронту в единичное состояние из исходного нулевого (фиг. бб). Первым импульсом с генератора 1 (фиг. 6в) единичное состояние переносится на первый выход регистра 27, и одновременно триггер 26 устанавливается в нулевое состояние. Таким образомдлительность импульсов на выходе регистра 27 (фиг. бг) равна периоду импульсов с генератора 1 (Т„). Для устранения коротких импульсных помех во входном сигнале используется элемент И28, на выходе которого выделяются импульсы (фиг. бд) длительностью в полпериода сигнала с генератсра 1, соответствующ1 е истинньв импульсам входного сигнала и синфазные с импульсами генератора 1.

В течение первого(после включения ум5 ножителя) периода входного сигнала осуществляется автоматическая подготовка умножителя к работе. В это время выходные импульсы умножителя не отражают достоверно требуемую зависимость Feblx. = К Feõ.

10 Блокировку этих импульсов осуществляет элемент И7 и блок 6.

Блок 6 управления работает следующим образом.

При включении питания элемент 34 вы15 рабатывает сигнал, который устанавливает триггеры 35 и 36, а также триггер 26 в нулевое состояние. Элемент И7 закрыт. Первый после включения питания импуль с выхода элемента И28 проходит через открытый эле20 мент И37 на счетный вход триггера 35 и перебрасывает его в противоположное (единичное) состояние, Следующий импульс с элемента И28 опять перебрасывает триггер

35, по положительному фронту выходного

25 сигнала которого триггер 36 перебрасывается в единичное состояние, открывая элемент И7 и закрывая элемент И37.

Следовательно, до окончания первого периода входного сигнала после включения в

30 работу умножителя на его выходе не появятся импульсы, частота которых не отражает требуемой зависимости Telex = TexiК.

Импульсная последовательность с элемента И28 преобразуется триггером 29 в

35 прямую (фиг. 6е) и инверсную стробирующие последовательности, В дальнейшем первый блок 5 умножения при положительных значениях прямой стробирующей последовательности измеряет входные

40 периоды, при нулевых значениях — осуществляет их ускоренный пересчет, т.е. происходит умножение частоты входной импульсной последовательности, Второй блок 10 умножения работает аналогично

45 при соответствующих значениях инверсной стробирующей последовательности. Для работы блоков 5 и 10 на выходах элементов

И32, 30, 31 и 33 формируются сигналы соответственно (фиг. бж, з, и, к).

50 Рассмотрим работу первого блока 5 умножения. В течение первого входного перлода идет измерение его длительности: первый импульс (фиг. 5K) поступает на установочные входы счетчиков 18 и 16 и записыва-. ет в них соответственно коды М - а+ 1 и Р-К, где M u P — емкость счетчиков; К вЂ” коэффи719 + Т24 циент умножения, где а= ) — --.— — — (— це1,) лая часть; ц9 и юг — время задержки

2005328

55 соответственно делителя 19 частоты и элемента ИЛИ 24; То — период импульсов с генератора 1.

На суммирующий вход счетчика 16 поступает пачка импульсов с генератора 1 (фиг. 6ж), за счет обратной связи у счетчика

16 через элемент ИЛИ 15 (фиг, 6л) на суммирующий вход счетчика 18 поступает серия импульсов (фиг. 6м) с периода То К, таким образом, к концу первого входного периода в счетчике 18 будет записан (фиг.

6м} код ) — (, а код остатка этого входТвх

То К ного периода (О < h < К) будет записан в счетчике 16 (фиг. 6о).

Вторым входным импульсом {фиг. бп) с элемента И31 код счетчика 18 переносится в делитель 19, а счетчик 22 устанавливается в состояние P. Задержка в элементе 23 равна та+ ты+ т17+ гщ,т,е; сумме времени задержек элементов ИЛИ15 и 17 и счетчиков 16 и 18. На вычитающий вход делителя

19 частоты поступает пачка импульсов (фиг.

6з) с элемента ИЗО. Когда делитель 19 частоты обнулится, на его выходе появится импульс умноженной частоты (фиг. 6п}, который вновь запишет в делитель 19 частоты код счетчика 18 и задним фронтом вычтет из состояния счетчика 22 одну единицу (фиг. бр). Задержка элемента 20 немного больше времени задержки счетчика 22. Если коды счетчиков 16 и 22 окажутся равны, то в счетчик 18 добавится одна единица (фиг. бс}.

Ecw, по-прежнему, код счетчика 16 меньше кода счетчика 22, то состояние счетчика 18 не изменится, т.к. импульс с выхода элемента 20 не пройдет через элемент 21 и элемент

ИЛИ 17, На выходе делителя 19 появляются импульсы умноженной частоты, причем после добавления единицы в состояние счетчика

18 происходит корректировка временного положения этих импульсов. Т,к, коэффициФормула изобретения

1. УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий последовательно соединенные генератор импульсов, блок синхронизации, второй вход которого подключен к входной шине, первый, второй и третий выходы которого и выход генератора импульсов подключены через коммутатср соответственно к первому, второму. третьему и четвертому входам первого блока умножения, последовательно соединенные блок управления. первый элемент И и выходную шину и эле5

35 ент деления делителя 19 выбран кодом счетчика 18 и равен ) К (, а в процессе

Ро

К Рвх умножения идет коррекция этого коэффициента, то на выходе делителя 19 частоты имеем живых = Рвх К с точностью Тв/2.

Выходные сигналы с делителей 19 частоты обоих блоков 5 и 10 умножения объединяются на элементе ИЛИ 11 (фиг. 6т).

Сбойные ситуации из-за совпадения импульсов входной частоты и высокой частоты, в результате которых на выходе умножителя.

Mof бы появиться ложный импульс, принципиально устранены, т.к. все сигналы, поступающие на рабочую часть умножителя, синхронны и длительности сигналов установки определяются (нормированы) периодом импульсов с генератора 1.

На установочный вход счетчика 12 поступает импульс, задержанный на время задержки одного блока 5(10) умножения. В счетчик 12 записывается код L-К+1, где 1-емкость счетчика 12. На суммирующий вход счетчика 12 поступают импульсы с элемента

ИЛИ11, состояние счетчика 12 изменяется по заднему фронту импульсов, Выходной сигнал счетчика 12 (фиг, бу) запрещает прохождение через элемент И13 последнего импульса умноженной частоты, на место которого на элементе ИЛИ14 подставляется синхронный входной импульс (фиг, бф). За счет этого при неодинаковых входных периодах устраняется ошибка, которая была бы, если бы последний импульс не успел сформироваться на выходе делителя 19 частоты, т.е, в случае (Твх} > (Твх) + . Кроме того, это позволяет производить умножение входной частоты с девиацией до + 100/К (}. (56) 1. Авторское свидетельство СССР Q

1034146, кл. Н 03 В 19/10, 1982, 2, Авторское свидетельство СССР N

1256182, кл. Н 03 К 5/156, 1984, мент задержки, вход которого подключен к третьему выходу блока синхронизации и входу блока управления, второй вход которого подключен к третьему входу блока синхронизации, отличающийся тем, что. с целью повышения точности, в него введены подключенные к соответствующим выходам коммутатора последовательно соединенные второй блок умножения, первый элемент ИЛИ, второй вход которого подключен к выходу первого блока умножения, счетчик импульсов, второй вход которого подключен к выходу элемента задержки, второй элемент И и второй эле2005328

10 мент ИЛИ, второй вход которого объединен с вторым входом счетчика импульсов, а выход подключен к второму входу первого элемента И.

2. Умножитель по п.1, отличающийся тем, что каждый из блоков умножения со держит подключенные к первому входу блока умножения последовательно соединенные первый элемент ИЛИ, первый счетчик импульсов, выход которого объеди.нен с вторым входом первого элемента ИЛИ, второй элемент ИЛИ, второй счетчик импульсов, второй вход которого подключен к .первому входу первого элемента

ИЛИ, делитель частоты, вычитающий вход которого является входом блока умножения, и первый элемент задержки, выход которого подключен к управляющему входу элемента сравнения кодов. первая груг;па входов которого подключена к . разрядным выходам первого счетчика импульсов, а выход - к втсрому входу второго элемента ИЛИ, и третий счетчик импульсов, первый вход .которого совпадает с третьим входом блока умножения, второй вход объединен с входо . первого злемен10 та задержки, а разрядные выходы подключены к второй rpynne входов элемента сравнения кодов, подключенные к первому входу третьего счетчика импульсов, последовательно соединенные. второй элемент

15 задержки и третий элемент ИЛИ, выход которого подключен к установочному входу делителя частоты, а второй вход - к выходу делителя частоты и второму входу третьего счетчика импульсов.

20 ооьзгв

CPuz.3 РО7, 4 !

Вход

9 о, 5

2005328

4 и)

4 l м/ м/

Редактор аказ

eJ

Ej

+)

4 ф .э / ф) и) м) ю/

И I I

Составитель А. Соколов

Техред М.Моргентал Ворректор1М. Ткач ираж о писно

НПО "Поиск" Роспатента

113035, Москва, Ж-3S. Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. ужгород, ул,Гагарина, 101