Интегральный логический элемент

 

Использование: область вычислительной техники и интегральной электроники, а более конкретно - интегральные логические элементы цифровых БИС. Сущность изобретения: в интегральный логический элемент дополнительно введены соединенная с поликремниевой выходной шиной металлическая выходная шина, имеющая вид гребенки, зубцы которой перпендикулярны поликремниевым шинам, а их число на единицу больше числа дизъюнкций в логической функции элемента, зона транзита, содержащая поликремниевую транзитную шину, причем для объединения транзисторов второго типа проводимости в группы используются ответвление от шины питания, перпендикулярное ей, вспомогательная шина и крайний зубец металлической выходной шины, которые пересекают все зоны элемента так, что расположенные между шинами питания и нулевого потенциала входные, выходная и транзитная зоны имеют одинаковые габаритные размеры, полностью совместимы между собой по границам раздела и могут при необходимости переставляться в любом порядке вдоль логического элемента без изменения его логической функции и позволяют включать в элемент любое количество зон транзита, причем для иного числа дизъюнкций в логической функции элемента количество вспомогательных шин будет на единицу меньше числа дизъюнкций. 3 ил.

Изобретение относится к вычислительной технике и интегральной электронике, а более конкретно - к интегральным логическим элементам БИС.

Известны интегральные логические элементы на КМОП-структурах с металлическими затворами. Эти структуры характеризуются большими значениями межэлектродных паразитных емкостей затвор-исток и затвор-сток и, следовательно, невысоким быстродействием. Кроме того, структуры имеют большую площадь, занимаемую на кристалле микросхемы.

От указанных недостатков свободны логические элементы на КМОП-структурах, выполненных с использованием изопланарной технологии с самосовмещенными поликремниевыми затворами (см. там же, рис. 4.9.11, б). Однако отсутствие совмещения затворов р-канального и n-канального транзисторов КМОП-структуры в одной поликремниевой входной шине не позволяет уменьшить занимаемую площадь.

Из известных наиболее близким по технической сущности к заявляемому объекту является интегральный логический элемент на КМОП-структурах. Элемент реализован с использованием современной изопланарной технологии с самосовмещенными поликремниевыми затворами. Кроме того, в элементе можно выделить входную зону, в которой затворы р- и n-канального транзисторов совмещены в общей поликремниевой входной шине.

К недостаткам следует отнести малые функциональные возможности элемента, ведущие к увеличению числа элементов, необходимых для реализации устройств на его основе, и снижению степени интеграции этих устройств, невозможность введения в элемент транзитной шины, отсутствие самостоятельной выходной зоны, изгибы проводников, снижающие быстродействие (при большей длине связей) и степень интеграции устройств на основе элемента.

Целью изобретения является расширение функциональных возможностей элемента, сокращение числа элементов для реализации устройств на их основе, повышение степени интеграции этих устройств, а также снижение затрат на проектирование микросхем в целом.

Цель достигается тем, что в интегральный логический элемент, содержащий полупроводниковую подложку первого типа проводимости с расположенной в ней областью "кармана" второго типа проводимости и соединенные с ними соответственно металлические шину питания и шину нулевого потенциала, четыре входные зоны, каждая из которых содержит расположенный в "кармане" второго типа проводимости транзистор первого типа проводимости и расположенный в подложке первого типа проводимости транзистор второго типа проводимости, затворы которых объединены и выполнены в виде общей входной поликремниевой шины, выходную зону, содержащую выходную шину, соединенную со стоками первого и второго транзисторов второго типа проводимости и первого и третьего транзисторов первого типа проводимости, исток первого транзистора первого типа проводимости соединен со стоком второго транзистора первого типа проводимости, исток третьего транзистора первого типа проводимости соединен со стоком четвертого транзистора первого типа проводимости, истоки четвертого и второго транзисторов первого типа проводимости соединены с шиной нулевого потенциала, исток первого транзистора второго типа проводимости соединен с истоком второго транзистора второго типа проводимости и стоками третьего и четвертого транзисторов второго типа проводимости, а истоки третьего и четвертого транзисторов второго типа проводимости соединены с шиной питания, введены соединенная с поликремниевой выходной шиной металлическая выходная шина, имеющая вид гребенки, зубцы которой перпендикулярны поликремниевым шинам, а их число на единицу больше числа дизъюнкций в логической функции элемента, зона транзита, содержащая поликремниевую транзитную шину, причем для объединения транзисторов второго типа проводимости в группы используются ответвление от шины питания, перпендикулярное ей, вспомогательная шина и крайний зубец металлической выходной шины, которые пересекают все зоны элемента так, что расположенные между шинами питания и нулевого потенциала входные, выходная и транзитная зоны имеют одинаковые габаритные размеры, полностью совместимы между собой по границам раздела и могут при необходимости переставляться в любом порядке вдоль логического элемента без изменения его логической функции и позволяют включать в элемент любое количество зон транзита, причем для иного числа дизъюнкций в логической функции элемента количество вспомогательных шин будет на единицу меньше числа дизъюнкций.

На фиг. 1 приведены топология и структура предлагаемого интегрального логического элемента; на фиг. 2 - разрез А-А на фиг. 1; на фиг. 3 - разрез Б-Б на фиг. 1.

Он содержит полупроводниковую подложку 1 n-типа проводимости с расположенной в ней областью 2 "кармана" р-типа и соединенные с ними соответственно металлические шину 3 питания и шину 4 нулевого потенциала, четыре входные зоны Вх1, Вх2, Вх3, Вх4, содержащие транзисторы 5 n-типа и транзисторы 6 р-типа, затворы которых объединены во входных поликремниевых шинах 7-10, выходную зону Вых с поликремниевой выходной шиной 11, соединенной с соответствующими электродами транзисторов, транзитную зону Транз с поликремниевой транзитной шиной 12, металлическую выходную шину, имеющую вид гребенки 13, вспомогательную шину 14, ответвление от шины питания 15. Выполненный по технологии "изопланар" элемент содержит разделительный диэлектрик 16. Штрих-пунктирные линии обозначают границы зон.

Работает устройство следующим образом. При подаче напряжения питания на шину 3 и сигналах логического "0" на шинах 7-9 р-канальные транзисторы открыты, а n-канальные - закрыты, на шине 11 действует уровень логической "1". Только при действии сигналов логической "1" хотя бы на одной из пар входов 7,8 или 9,10 одновременно соответствующие р-канальные транзисторы закрываются, а n-канальные - открываются и на выходе появляется уровень логического "0". Таким образом, устройство представляет собой логический элемент, реализующий функцию 2И-ИЛИ-НЕ.

Предложенная конструкция позволила расширить функциональные возможности интегрального логического элемента по сравнению с прототипом.

Конструкция, позволяющая вводить в элемент любое количество транзитных шин и соответствующих зон, позволяет исключить обходные пути для межсоединений при обеспечении связей не между соседними элементами, а между элементами, стоящими через один, два и т. д. При этом достигается уменьшение площади, занимаемой элементом (приведенной), на 10-30% (в зависимости от числа введенных транзитов и числа элементов в составе БИС).

Взаимно перпендикулярное расположение поликремниевых и металлических шин и оригинальная конструкция выходной металлической шины, имеющей вид гребенки, позволили создать одинаковые по размерам и полностью топологически и электрически совместимые между собой по границам раздела (штрих-пунктирные линии на фиг. 1) структурно-топологические входные, выходную и транзитную зоны (примитивы). В результате появилась возможность произвольной перестановки зон (подстройки цоколевки выводов) в зависимости от предъявляемых требований. Такая топологическая инвариантность выводов позволит исключить излишние потери площади кристалла на изгибы сигнальных проводников, неизбежно возникающих при соединении типовых элементов с неперестраиваемой цоколевкой, и уменьшить их длину. В данном случае каждый последующий логический элемент при проектировании СБИС "пристыковывается" к предыдущему без зазоров под заданную предыдущим элементом цоколевку.

Кроме того, такая методология позволяет наращивать или сокращать при необходимости число входов и транзитов практически без ограничений введением или исключением дополнительных зон.

Перечисленные особенности позволяют уменьшить площадь, занимаемую блоками БИС на основе предлагаемого элемента, на 30-50% по сравнению с прототипом. Уменьшение длин связей обеспечивает повышение на 10-30% быстродействия микросхемы.

Предлагаемая регулярная конструкция элемента, собираемого из набора функциональных зон (примитивов), и методология легко адаптируются к САПР БИС, обуславливая снижение затрат на проектирование микросхем в целом.

Сравнивая предлагаемое устройство с прототипом, видим, что оно содержит новые признаки, т. е. соответствует критерию новизны. Проводя сравнение с аналогами, приходим к выводу, что предлагаемое устройство соответствует критерию "существенные отличия", т. к. в аналогах не обнаружены предъявляемые новые признаки. За счет введения поликремниевой транзитной и металлической выходной шины, имеющей вид гребенки, конструкции электрически и топологически совместимых зон получен положительный эффект, заключающийся в уменьшении занимаемой площади устройств на основе элемента, а также снижении затрат на проектирование микросхем на его основе в целом.

Предлагаемый интегральный логический элемент использован в библиотечном наборе при разработке САПР СБИС на основе методологии кремниевой компиляции для предприятий Минэлектронпрома, а также внедрен в опытную микропроцессорную БИС серии 1834. (56) Мурога С. Системное проектирование сверхбольших интегральных схем. М. : Мир, 1985, кн. 1, рис. 4,9, 4а-в, рис. 4,9.11а.

Пономарев Н. Ф. и Коноплев Б. Г. Конструирование и расчет микросхем и микропроцессоров. М. : Радио и связь, 1986, рис. 3.41.

Формула изобретения

ИНТЕГРАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ, содержащий полупроводниковую подложку первого типа проводимости с расположенной в ней областью кармана второго типа проводимости и соединенные с ними соответственно металлические шину питания и шину нулевого потенциала, четыре входные зоны, каждая из которых содержит расположенный в кармане второго типа проводимости транзистор первого типа проводимости и расположенный в подложке первого типа проводимости транзистор второго типа проводимости, затворы которых объединены и выполнены в виде общей входной поликремниевой шины, выходную зону, содержащую выходную шину, соединенную со стоками первого и второго транзисторов второго типа проводимости первого и третьего транзисторов первого типа проводимости, исток первого транзистора первого типа проводимости соединен со стоком второго транзистора первого типа проводимости, исток третьего транзистора первого типа проводимости соединен со стоком четвертого транзистора первого типа проводимости, истоки четвертого и второго транзисторов первого типа проводимости соединены с шиной нулевого потенциала, исток первого транзистора второго типа проводимости соединен с истоком второго транзистора второго типа проводимости и стоками третьего и четвертого транзисторов второго типа проводимости, а истоки третьего и четвертого транзисторов второго типа проводимости соединены с шиной питания, отличающийся тем, что в него дополнительно введены соединенная с поликремниевой выходной шиной металлическая выходная шина, имеющая вид гребенки, зубцы которой перпендикулярны к поликремниевым шинам, зона транзита, содержащая поликремниевую транзитную шину, причем для объединения транзисторов второго типа проводимости в группы использованы ответвление от шины питания, перпендикулярное к ней, вспомогательная шина и крайний зубец металлической выходной шины, которые пересекают все зоны элемента так, что расположенные между шинами питания и нулевого потенциала входные, выходная и транзитная зоны взаимозаменяемы вдоль логического элемента.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3