Устройство сопряжения

 

Изобретение относится к вычислительной технике и может быть использовано для сопряжения двух разноскоростных устройств передачи и приема информации. Цель изобретения - повышение производительности передачи информации от источника к приемнику. Устройство содержит блок буферной оперативной памяти 2, счетчик 3 записи информации, счетчик 4 чтения информации, элементы И 5 - 7, элементы НЕ 8,9, блок элементов НЕ 10 по количеству разрядов адресной шины, комбинационный сумматор 11, формирователь 12 импульса. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для сопряжения двух разноскоротных устройств передачи и приема информации.

Известно устройство для сопряжения источника и приемника информации, содержащее накопитель, информационный вход которого является входом устройства для подключения информационного выхода источника информации, два элемента задержки, мультиплексор, первый и второй информационные входы которого подключены соответственно к выходам счетчика адреса записи и счетчика адреса считывания, а выход к адресному входу накопителя, счетчик объема, выходом соединенный с входом дешифратора, и два элемента И, выходы которых соединены соответственно с входом прямого счета счетчика адреса записи и входом обратного счета счетчика адреса считывания [1] Первый вход первого элемента И является входом устройства для подключения выхода сигнала сопровождения данных источника информации. Кроме того, устройство содержит блок элементов И, два формирователя импульса, элемент ИЛИ, третий элемент И, селектор приоритетного сообщения и элемент НЕ. Причем первый вход второго элемента И соединен с первым входом третьего элемента И, входом первого элемента задержки и входом устройства для подключения выхода сигнала сопровождения данных источника информации. Второй вход второго элемента И соединен через элемент НЕ с вторым входом первого элемента И, управляющим входом мультиплексора и выходом третьего элемента И, вторым входом соединенного через селектор приоритетного сообщения с входом устройства для подключения информационного входа источника информации. Выходы первого и второго элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого подключен к входу прямого счета счетчика объема, вход обратного счета которого является входом устройства для подключения выхода сигнала запроса данных приемника информации и соединен с входом прямого счета счетчика адреса считывания и через первый формирователь импульса с управляющим входом блока элементов И и входом второго элемента задержки, выход которого является выходом устройства для подключения входа сигнала сопровождения данных приемника информации. Выход первого элемента задержки соединен через второй формирователь импульса с входом записи-считывания накопителя, выход которого подключен к информационному входу блока элементов И, выход которого является выходом устройства для подключения информационного входа приемника информации. Первый и второй выходы дешифратора являются соответственно выходами устройства для подключения входа сигнала "Полон" источника информации и входа сигнала "Пуст" приемника информации.

Известно также устройство для сопряжения источника и приемника информации, содержащее блок памяти, информационный вход и выход которого являются соответственно информационным входом и выходом устройства, коммутатор адреса, выходом соединенный с адресным входом блока памяти, а первым и вторым информационными входами соответственно с выходами счетчика чтения и счетчика записи, первый и второй элементы задержки, выходы которых подключены соответственно к входам записи и чтения блока памяти, блок управления, включающий синхронизатор, триггер управления и два элемента И, выходы которых соединены соответственно с тактовыми входами синхронизатора,а первые входы -соответственно с входами синхроимпульсов чтения и записи устройства [2] Причем прямой и инверсный входы триггера управления подключены к адресному входу коммутатора адреса. В блок управления устройства введены два элементы ИЛИ, триггер режима, третий и четвертый элементы И. Установочный и сбросовый входы триггера режима образуют вход задания режима устройства. Прямой выход триггера режима соединен с вторыми входами первого и второго элементов И, инверсный вход триггера соединен с первыми входами третьего и четвертого элементов И, вторые входы и выходы которых подключены соответственно к входам синхроимпульсов чтения и записи устройства и первым входам первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с первым и вторым выходами синхронизатора. Выход второго элемента ИЛИ соединен со счетным входом счетчика записи, входом сброса триггера управления и входом первого элемента ИЛИ, соединен с установочным входом триггера управления, счетным входом счетчика чтения и входом второго элемента задержки. Выходы счетчика записи и чтения являются контрольными выходами записи и чтения устройства.

Наиболее близким из известных устройств, является устройство, для сопряжения содержащее буферную память, счетчик записи и счетчик считывания информации, причем информационный вход коммутатора ввода информации соединен с информационным входом устройства, адресные входы коммутатора ввода информации соединены с выходами счетчика записи, тактовый вход которого соединен с первым синхронизирующим входом устройства, второй синхронизирующий вход которого соединен с тактовым входом счетчика считывания, выходы которого соединены с адресными входами коммутатора вывода информации, информационные входы которого соединены с выходами буферной памяти, а выход коммутатора вывода информации соединен с информационным выходом устройства [3] Выход коммутатора ввода информации соединен с входом буферной памяти. Устройство содержит также группу элементов НЕ по числу разрядов адресного кода, комбинационный сумматор, элемент ИЛИ-НЕ и элемент И, причем входы первого слагаемого комбинационного сумматора через соответствующие элементы НЕ группы соединены с выходами счетчика записи, входы второго слагаемого комбинационного сумматора соединены с соответствующими выходами счетчика считывания, а выходы комбинационного сумматора подключены к соответствующим входам элементов И и ИЛИ-НЕ, выходы которых соединены соответственно с выходами готовности считывания и записи устройства.

Недостатками указанных устройств является отсутствие возможности в них получения информации о количестве переданных слов источником на стороне приемника в момент поступления в устройство синхросигнала считывания. Отсутствие такой информации на стороне приемника приводит к замедлению его работы, вынуждая вести прием информации в темпе ее выдачи. Необходимость знания такой информации обусловлена тем, что ее отсутствие приводит, во-первых, к простоям приемника при передаче малых массивов информации при настройке приемника для приема больших массивов и, во-вторых, к потере информации при ее передаче большими массивами.

Целью изобретения является повышение производительности передачи информации от источника к приемнику.

Это достигается тем, что в устройство сопряжения, содержащее буферное оперативное запоминающее устройство, счетчик записи и чтения, блок элементов НЕ по числу разрядов адресного кода, первый элемент И, комбинационный сумматор, причем входы первого слагаемого комбинационного сумматора через соответствующие элементы НЕ блока соединены с выходом счетчика записи, входы второго слагаемого комбинационного сумматора подключены к соответствующим входам первого элемента И, дополнительно введены первый и второй элемент НЕ, второй и третий элементы И, формирователь импульса, выход которого соединен с выходом "Блокировка" устройства, причем выход счетчика записи соединен с информационной магистральной шиной устройства и непосредственно с первым адресным входом блока буферной оперативной памяти, первый вход счетчика записи соединен с выходом первого элемента НЕ, вход которого соединен с синхровходом записи устройства, соединенным также с вторым входом второго элемента И, выход которого соединен с первым управляющим входом блока буферной оперативной памяти, магистральный информационный вход которого соединен с информационным магистральным входом устройства информационной магистральной шиной устройства, второй управляющий вход блока буферной оперативной памяти соединен с выходом третьего элемента И, первый вход которого соединен с выходом первого элемента НЕ, второй с синхровходом чтения устройства, третий с выходом формирователя импульса, вход которого соединен с выходом первого элемента И, а выход с третьим входом счетчика записи и вторым счетчика чтения, первый вход которого соединен с выходом второго элемента НЕ, соединенным также с первым входом второго элемента И, вход второго элемента НЕ соединен с синхровходом чтения устройства, второй вход счетчика записи соединен с входом "Опрос" устройства, причем выход счетчика чтения непосредственно соединен с вторым адресным магистральным входом блока буферной оперативной памяти, информационный магистральный выход блока буферной оперативной памяти с информационным магистральным выходом устройства. Это позволяет приемнику информации с помощью предлагаемого устройства согласования рационально организовать считывание информации из источника, избегая при этом ее потерь.

На фиг.1 изображена структурная схема предлагаемого устройства; на фиг.2 пример выполнения блока буферной оперативной памяти.

Устройство 1 содержит блок буферной оперативной памяти (ББОП) 2, счетчик 3 записи информации, счетчик 4 чтения информации, элементы И 5, 6, 7, элементы НЕ 8, 9, блок элементов НЕ 10 по количеству разрядов адресной шины (для упрощения чертежа изображены в виде одного прямоугольника), комбинационный сумматор 11, формирователь 12 импульса.

Для наглядности на чертеже также изображены источник 13 информации, приемник 14 информации, шина 15 "Запрос", информационный магистральный вход 16 устройства, информационный магистральный выход 17 устройства, синхровход 18 записи устройства, синхровход 19 чтения устройства, вход 20 "Опрос" устройства, выход 21 "Блокировка" устройства, информационная магистральная шина 22 устройства. Синхровход 18 записи устройства 1 соединен с входом первого элемента НЕ 8 и вторым входом второго элемента И 6. Выход первого элемента НЕ 8 соединен с первым входом третьего элемента И 7 и первым входом счетчика 7 записи информации, второй вход которого соединен с входом 20 "Опрос" устройства 1, третий с выходом формирователя 12 импульса. Выход счетчика 3 записи информации соединен с информационной магистpальной шиной 22, первым адресным магистральным входом "А" ББОП 2 и через соответствующие элементы НЕ 10 блока с группой входов первого слагаемого комбинационного сумматора 11. Информационный магистральный вход 16 устройства 1 соединен с информационным магистральным входом "А" ББОП 2, информационный магистральный выход "Г" которого соединен с информационным магистральным выходом 17 устройства 1.

Синхровход 19 чтения устройства 1 соединен с входом второго элемента НЕ 9 и вторым входом третьего элемента И 7, выход которого соединен с вторым управляющим входом "Д" ББОП 2. Выход второго элемента НЕ 3 соединен с первым входом счетчика 4 чтения информации и первым входом второго элемента И 6, выход которого соединен с первым управляющим входом "Б" ББОП 2. Второй вход счетчика 3 записи информации соединен с выходом формирователя 12 импульса. Выход счетчика 4 чтения информации соединен с вторым адресным магистральным входом "Е" ББОП 2 и группой входов второго слагаемого комбинационного сумматора 11, выход которого через первый элемент И 5 соединен с формирователем 12 импульса, выход которого также соединен с третьим входом 21 "Блокировка" устройства 1.

ББОП 2 (см. фиг. 2) содержит первую 23 и вторую 24 группы элементов И (количество элементов И в группе определяется разрядностью адресной шины), матрицу 25 запоминающих элементов памяти (МЗЭП), регистр 26.

Первые входы каждого элемента И 23 первой группы соединены с первым адресным магистральным входом ""А" ББОП 2. Их вторые входы соединены с первым управляющим входом "Б" ББОП 2, который соединен также с входом записи (Зп) регистра 26, первый вход/выход которого соединен с информационным магистральным входом "В" ББОП 2 и информационным магистральным выходом "Г" ББОП 2. Выход первой группы элементов И 23 соединен с адресным входом МЗЭП 25 и выходом второй группы элементов И 24. Первые входы каждого элемента И этой группы (аналогично первой группе элементов И 23) соединены с вторым адресным магистральным входом "Е" ББОП 2, вторые с вторым управляющим входом "Д" ББОП 2, соединенным также с входом чтения (Чт) регистра 26. Второй вход/выход регистра 26 соединен с информационным входом /выходом МЗЭП 25.

Устройство 1 работает следующим образом.

В исходном состоянии счетчик 3 записи и счетчик 4 чтения обнулены. И прежде чем приступить к передаче информации, источник 13 информации по шине 15 "Запрос" посылает в приемник 14 информации сигнал на предмет готовности приемника 14 информации к приему. При получении ответного сигнала "Готов" от приемника 14 информации источник 13 информации начинает передачу информации на магистральный информационный вход 16 устройства 1, с которого она поступает по информационной магистральной шине 22 на информационный магистральный вход "В" ББОП 2. Каждое слово информации сопровождается синхроимпульсом записи, поступающим на первый вход счетчика 3 записи информации через синхровход 18 записи устройства 1 и первый элемент НЕ 8. Задним фронтом этого импульса модифицируется значение счетчика 3 записи. Коды с выхода этого же счетчика через блок элементов НЕ 10 поступают на группу входов первого слагаемого комбинационного сумматора 11. Прежде чем приступить к считыванию информации, приемник 14 информации производит опрос счетчика 3 записи информации по шине, соединяющей вход 20 "Опрос" устройства 1 с его вторым входом.

С появлением на входе счетчика 4 чтения синхроимпульса считывания начинается чтение информации из ББОП 2. Каждое считывающееся слово синхроимпульсами чтения модифицирует значение счетчика 4 чтения. Это же значение поступает на группу входов второго слагаемого комбинационного сумматора 11. Так как запись происходит в данном случае медленнее считывания, то в определенный момент времени значение счетчика 4 чтения сравняется с значением счетчика 3 записи. При этом на выходе комбинационного сумматора 11 формируется сигнал, проходящий через первый элемент И 5 и формирователь 12 импульса, на выходе которого вырабатывается импульс, поступающий в приемник 14 информации, на третий вход третьего элемента И 7 и на второй вход счетчика 4 чтения. Этот импульс представляет собой сигнал блокировки чтения, поступающий в приемник 14 информации с выхода "Блокировка" и приводящий в исходное состояние счетчик 3 записи и счетчик 4 чтения. При этом запись поступающей информации в ББОП 2 продолжается с начального значения счетчика 3 записи. На выходе второго элемента И 6 формируется сигнал, запрещающий запись в элемент памяти, из которого происходит чтение информации. Третий элемент И 7 формирует сигнал, разрешающий чтение информации, когда значения счетчиков не равны. Таким образом, дальнейшая работа устройства 1 сводится к записи и чтению информации практически из одного элемента памяти ББОП 2.

Формула изобретения

УСТРОЙСТВО СОПРЯЖЕНИЯ, содержащее блок буферной оперативной памяти, счетчики записи и чтения, блок элементов НЕ по числу разрядов адресной шины, первый элемент И, комбинационный сумматор, причем группа входов первого слагаемого комбинационного сумматора через блок элементов НЕ соединена с группой выходов счетчика записи, группа входов второго слагаемого комбинационного сумматора соединена с группой выходов счетчика чтения, группа выходов комбинационного сумматора подключена к группе входов первого элемента И, отличающееся тем, что в него введены первый и второй элементы НЕ, второй и третий элементы И, формирователь импульса, выход которого соединен с выходом "Блокировка" устройства, группа выходов счетчика записи соединена с информационной магистральной шиной устройства и первой группой адресных входов блока буферной оперативной памяти, счетный вход счетчика записи соединен с выходом первого элемента НЕ, вход которого соединен с синхровходом записи устройства, и с первым входом второго элемента И, выход которого соединен с первым входом управления записью блока буферной оперативной памяти, группа информационных входов которого соединена с информационным магистральным входом устройства, вход управления чтением блока буферной оперативной памяти соединен с выходом третьего элемента И, первый вход которого соединен с выходом первого элемента НЕ, второй с синхровходом чтения устройства и третий вход с выходом формирователя импульса, вход которого соединен с выходом первого элемента И, выход формирователя импульса соединен с входом сброса счетчиков записи и чтения, счетный вход счетчика чтения соединен с выходом второго элемента НЕ и первым входом второго элемента И, вход второго элемента НЕ соединен с синхровходом чтения устройства, вход разрешения счета счетчика записи соединен с входом "Опрос" устройства, группа выходов счетчика чтения соединена с второй группой адресных входов блока буферной оперативной памяти, группа информационных выходов блока буферной оперативной памяти соединена с информационным магистральным выходом устройства.

РИСУНКИ

Рисунок 1, Рисунок 2