Селектор импульсных последовательностей

 

Селектор импульсных последовательностей, содержащий первый счетчик импульсов, счетный вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом первого элемента НЕ, а также второй и третий счетчики импульсов, причем счетный вход третьего счетчика импульсов соединен с тактовой шиной, первый и второй регистры, информационную, тактовую и первую выходную шины, первую шину установки кода, второй элемент НЕ, блок вычитания, коммутатор, блок памяти, первый и второй дешифраторы, причем выход второго дешифратора соединен с первой выходной шиной, а информационные входы - поразрядно с выходами второго счетчика импульсов, счетный вход которого соединен с выходом блока памяти, информационный вход которого соединен с информационной шиной и входами сброса первого и второго счетчиков импульсов, причем выходы первого счетчика импульсов поразрядно соединены с информационными входами первого дешифратора, выход которого соединен с входом первого элемента НЕ, входом управления коммутатора и входом управления блока памяти, адресные входы которого поразрядно соединены с выходами коммутатора и также поразрядно с информационными входами первого регистра, вход записи которого соединен с выходом второго элемента НЕ, а выходы - поразрядно с информационными входами второго регистра, вход записи которого соединен с вторым входом первого элемента И, входом второго элемента НЕ и тактовой шиной, а выходы - поразрядно с входами группы входов уменьшаемого блока вычитания, входы группы входов вычитаемого которого образуют первую шину установки кода, а выходы - поразрядно с выходами первой группы входов коммутатора, входы второй группы входов которого поразрядно соединены с выходами третьего счетчика импульсов, отличающийся тем, что введены триггер, второй и третий элементы И, четвертый счетчик импульсов, третий и четвертый дешифраторы, элемент ИЛИ, вторая шина установки кода и вторая выходная шина, причем С-вход триггера соединен с тактовой шиной, прямой выход триггера через второй элемент И соединен с счетным входом четвертого счетчика импульсов, а инверсный выход через третий элемент И - с реверсивным входом четвертого счетчика импульсов, вход управления которого соединен с информационной шиной, информационные входы образуют вторую шину установки кода, а выходы поразрядно соединены с входами третьего дешифратора и также поразрядно с входами четвертого дешифратора, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом третьего дешифратора, а выход является второй выходной шиной, а другой вход второго элемента И соединен с другим входом третьего элемента И и выходом блока памяти.