Устройство для измерения физической величины

 

Использование: в бортовых и наземных информационно-измерительных системах для эксплуатации и испытания летательных аппаратов и их силовых установок. Сущность изобретения: устройство для измерения физической величины содержит датчики 1-3 сигналов, блоки 4, 13, 18 и 25 сложения, источники 5, 14, 30 постоянного опорного сигнала, с первого по седьмой 6, 15 - 17, 19 - 21 блоки деления, первый 7, второй 8 и третий 9 блоки вычитания, первый 10, второй 11 и третий 12 квадраторы, первый 22, второй 23 и третий 24 блоки умножения, первый блок сравнения 29, первый элемент памяти 26, первый блок задержки 27 и первый ключ 28. Благодаря введению оперативного контроля средней мощности сигнала погрешности измерений и парированию отказа путем изменения структуры устройства и перевода его в режим памяти, повышается точность оценки измеряемой физической величины. 1 ил.

Изобретение относится к области измерительной техники и может быть использовано в бортовых и наземных информационно-измерительных системах для эксплуатации и испытания летательных аппаратов и их силовых установок.

Известно устройство для измерения физической величины, содержащее три датчика сигналов, три блока вычитания, двенадцать блоков умножения, три источника опорного сигнала, пять блоков сложения, три квадратора, шесть блоков деления. Принцип действия устройства основан на вычислении разностных величин выходных сигналов и последующего вычисления коэффициентов усреднения. Выходным сигналом устройства является сумма произведений сигналов датчиков на соответствующие коэффициенты [1] Недостатком известного устройства является невозможность идентификации метрологического отказа.

Известно также устройство для измерения физической величины, использующее N компонентов, осуществляющих параллельное измерение сигнала X(t). Выходные сигналы компонентов Y₁(t).Y_n(t) суммируются с весами λ₁, λ₂ ... λ_N образуя выходной сигнал [2] Недостатком рассмотренного устройства является то, что оно не позволяет обнаружить событие метрологчиеского отказа всех датчиков, а в момент метрологического отказа всех датчиков провести измерение с требуемой точностью невозможно.

Задача, на решение которой направлено заявляемое изобретение повышение точности оценки измеряемой физической величины, за счет введения оперативного контроля средней мощности погрешности измерений и парирования отказа путем изменения структуры устройства и перевода его в режим памяти.

Поставленная задача решается тем, что предлагается устройство, состоящее из первого, второго и третьего датчиков сигналов и первого блока сложения, отличающееся тем, что в устройство введены второй, третий, четвертый блоки сложения, первый, второй, третий источники постоянного опорного сигнала, с первого по седьмой блоки деления, первый, второй, третий блоки вычитания, первый, второй, третий квадраторы, первый, второй, третий блоки умножения, первый блок сравнения, первый элемент памяти, первый блок задержки, первый ключ.

Достигаемый технический результат обосновывается следующим образом. При измерении физической величины однородными или построенными на различных физических принципах датчиками их выходные электрические сигналы после масштабирования, приводящего сигналы к одному уровню равны где x(t) сигнал, отражающий истинное значение измеряемой физической величины; x_i(t) выходной электрический сигнал i-го датчика, i 1.N; n_i(t) случайная погрешность измерения i-го датчика, некоррелированная с погрешностями других датчиков; N количество комплексируемых датчиков.

Оценка текущей погрешности измерений производится путем нахождения разностного сигнала, где: Необходимо отметить, что в измерительном канале погрешность может быть нормальной, обусловленной инструментальной погрешностью функциональных преобразователей и квантованием сигналов, и аномальной, обусловленной сбоями в работе аппаратуры из-за влияния электромагнитных помех на линии связи и цепи питания.

Оценка суммарной мощности помех, действующей в измерительном канале, может быть вычислена в соответствии с выражением

Для нормальной погрешности плотность распределения суммарной мощности помех может быть априорно установлена по результатам метрологической аттестации измерительных каналов. Ее среднее значение соответствует суммарной средней квадратической погрешности измерения по всем измерительным каналам. Текущее значение суммарной мощности помехи доступно для наблюдения и может быть использовано для обнаружения метрологического отказа комплексного измерительного канала при действии случайной нестационарной помехи в каждом измерительном канале.

Устанавливая закон распределения квадрата суммарной мощности помехи и задавая доверительную вероятность P_ДОВ, определяется пороговое значение E_ДОП. При введении текущей оперативной оценки суммарной мощности помехи канала и сравнении ее с допусковыми значениями в интервале [O.E_ДОП] принимается решение о наличии нормальных, либо аномальных помех в комплексном измерительном канале.

Если вычисленное значение мощности помехи попадает в интервал [O. E_ДОП] то помеха считается нормальной. Тогда оценка измеряемой физической величины производится в следующей последовательности. Вычисляются коэффициенты весового усреднения

находится значение

и формируется окончательный результат

Если значение превышает допустимый интервал [O.E_ДОП] то помеха аномальна и провести измерение с требуемой точностью в данный момент времени не представляется возможным. Принимается решение, что данное измерение сбойное, оно пропускается и заменяется оценкой, полученной в момент времени t τ

Таким образом, в период действия помехи оптимальная оценка не производится, а устройство работает в режиме "память".

Это позволяет повысить точность оценки измеряемой физической величины за счет оперативного обнаружения и парирования аномальной помехи, измерения на период ее кратковременного действия.

Существо устройства поясняется чертежом.

Блок-схема устройства изображена на фиг. 1.

Устройство содержит первый, второй, третий датчики 1 3 сигналов, выходы которых подсоединяются в первому, второму и третьему входам первого блока сложения 4 соответственно, выход первого источника 5 постоянного сигнала соединен со входом делителя первого блока деления 6, а вход делимого соединен с выходом первого блока сложения 4, входы уменьшаемого первого 7, второго 8 и третьего 9 блоков вычитания соединены с выходом первого блока деления 6, а вход вычитаемого первого блока вычитания 7 с выходом первого датчика 1, вход вычитаемого второго блока вычитания 8 с выходом второго датчика 2, вход вычитаемого третьего блока вычитания 9 с выходом третьего датчика 3, вход первого квадратора 10 связан с выходом первого блока вычитания 7, вход второго квадратора 11 с выходом второго блока вычитания 8 и вход третьего квадратора 12 с выходом третьего блока вычитания 9, выходы с первого по третий квадраторов 10 12 подсоединяются ко входам второго блока сложения 13, выход второго источника постоянного сигнала 14 связан со входами делимого второго 15, третьего 16 и четвертого 17 блоков деления, а вход делителя второго блока деления 15 связан с выходом первого квадратора 10, вход делителя третьего блока деления 16 связан с выходом второго квадратора 11, вход делителя четвертого блока деления 17 связан с выходом третьего квадратора 12, выход второго блока деления 15 связан с первым входом третьего блока сложения 18 и со входом делимого пятого блока деления 19, выход третьего блока деления 16 связан со вторым входом третьего блока сложения 18 и со входом делимого шестого блока деления 20, выход четвертого блока деления 17 связан с третьим входом третьего блока сложения 18 и со входом делимого седьмого блока деления 21, ко входу первого сомножителя первого блока умножения 22 подсоединен выход пятого блока деления 19, а ко входу второго сомножителя подсоединен выход первого датчика 1, ко входу первого сомножителя второго блока умножения 23 подсоединен выход шестого блока деления 20, а ко входу второго сомножителя выход второго датчика 2, ко входу первого сомножителя третьего блока умножения 24 подсоединен выход седьмого блока деления 21, а ко входу второго сомножителя подключен выход третьего датчика 3, входами четвертого блока сложения 25 являются выходы первого 22, второго 23 и третьего 24 блоков умножения а его выход соединен со входом первого элемента памяти 26, выход которого связан со входами первого блока задержки 27 и первого ключа 28, первый вход первого блока сравнения 29 соединен с выходом второго блока сложения 13, а второй его вход является выходом третьего источника постоянного сигнала 30, выход первого блока сравнения 29 соединен с информационным входом первого ключа 28, выход которого является выходом всего устройства.

Величины выходных сигналов источников 5, 14, 30 постоянных опорных сигналов являются вполне определенными и неменяющимися в процессе работы числами. Выходной сигнал первого источника 5 постоянного сигнала численно равен трем. Выходной сигнал второго источника 14 постоянного опорного сигнала численно равен единице. Выходной сигнал третьего источника 30 постоянного сигнала численно равен 0,8.

Устройство работает следующим образом.

Выходные сигналы датчиков 1, 2, 3, равные x₁, x₂, x₃ соответственно, суммируются в блоке сложения 4, выходной сигнал которого поступает на первый вход блока деления 6, а на второй его вход поступает на первый вход блока деления 6, а на второй его вход поступает выходной сигнал источника постоянного сигнала 5. На первый входы блоков 7 9 вычитания поступает выходной сигнал блока деления 6, являющийся средним значением измеряемой физической величины и на вторые входы выходные сигналы датчиков 1 3. Выходными сигналами блоков 7 9 вычитания являются оценки текущей погрешности измерения каждого из каналов, равные

Квадраторами 10 12 осуществляется возведение в квадрат выходных сигналов блоков 7 9 вычитания, а выходные сигналы квадраторов 10 12 поступают на вход блока сложения 13, выходным сигналом которого является средняя мощность помехи, вычисляемая по формуле

Выходной сигнал блока сложения 13 поступает на первый вход блока сравнения 29, а сигнал от источника постоянного сигнала 30 поступает на его второй вход. Величина средней мощности помехи в блоке сравнения 29 сравнивается с задаваемой при помощи источника постоянного сигнала 30 величиной допустимого значения средней мощности E_доп.

При выполнении условия E<E блоком сравнения вырабатывается управляющий сигнал, открывающий ключ 28. На первые входы блоков деления 15 - 17 поступают выходные сигналы квадраторов 10 12, а на вторые входы блоков деления поступает выходной сигнал источника постоянного сигнала 14. Выходными сигналами блоков деления 14 17 являются коэффициенты которые суммируются в блоке сложения 18. В блоках 19 21 деления выходные сигналы блоков деления 14 17 делятся на выходной сигнал блока сложения 18. Выходные сигналы блоков 19 21 являются коэффициентами весового усреднения. Выходные сигналы блоков умножения 22 24, которые равны произведениями выходных сигналов датчиков x₁, x₂, x₃ на соответствующий в блоке 25 сложения, на выходе которого имеют сигнал равный

Сигнал является оценкой измеряемой физической величины. Выходной сигнал блока сложения 25 запоминается в элементе памяти 26 и проходя открытый ключ 28 является выходным сигналом всего устройства.

Если условие E<E не выполняется, то блоком сравнения вырабатывается управляющий сигнал, закрывающий ключ 28. Проведенное измерение считается сбойным. Производится парирование отказа путем изменения структуры устройства и перевода его в режим памяти. Оценка измеряемой физической величины, полученная в предыдущий момент времени, проходит блок задержки 27, ключ 28 и является выходным сигналом всего устройства. Следовательно, обновления информации не происходит.

Таким образом, повышается точность оценки измеряемой физической величины за счет введения оперативного контроля средней мощности погрешности измерений и парирования отказа путем изменения структуры устройства и перевода его в режим памяти.

Формула изобретения

Устройство для измерения физической величины, содержащее первый, второй и третий датчики сигналов и первый блок сложения, отличающееся тем, что в устройство введены второй, третий, четвертый блоки сложения, первый, второй, третий источники постоянного опорного сигнала, с первого по седьмой блоки деления, первый, второй, третий блоки вычитания, первый, второй, третий квадраторы, первый, второй, третий блоки умножения, первый блок сравнения, первый элемент памяти, первый блок задержки, первый ключ, причем первый вход первого блока сложения соединен с выходом первого датчика, второй его вход соединен с выходом второго датчика и третий вход с выходом третьего датчика, вход делимого первого блока деления соединен с выходом первого блока сложения, а вход делителя с выходом первого источника постоянного опорного сигнала, входы уменьшаемого первого, второго и третьего блоков вычитания соединены с выходом первого блока деления, а входы вычитаемого с выходами первого, второго и третьего датчиков соответственно, вход первого квадратора соединен с выходом первого блока вычитания, вход второго квадратора соединен с выходом второго блока вычитания, а вход третьего квадратора соединен с выходом третьего блока вычитания, первый вход второго блока сложения соединен с выходом первого квадратора, второй вход второго блока сложения соединен с выходом второго квадратора и третий вход второго блока сложения соединен с выходом третьего квадратора, входы делимого второго, третьего и четвертого блоков деления соединены с выходом второго источника постоянного опорного сигнала, а входы делителя с выходами первого, второго и третьего квадраторов соответственно, первый вход третьего блока сложения соединен с выходом второго блока деления, второй вход третьего блока сложения соединен с выходом третьего блока деления и третий вход третьего блока сложения соединен с выходом четвертого блока деления, вход делимого пятого блока деления соединен с выходом второго блока деления, вход делимого шестого блока деления соединен с выходом третьего блока деления и вход делимого седьмого блока деления соединен с выходом четвертого блока деления, а входы делителя пятого, шестого и седьмого блоков деления соединены с выходом третьего блока сложения, выходы пятого, шестого и седьмого блоков деления соединены с входами первых сомножителей первого, второго и третьего блоков умножения соответственно, входы вторых сомножителей первого, второго и третьего блоков умножения соединены с выходами первого, второго и третьего датчиков соответственно, к первому входу четвертого блока сложения подсоединен выход первого блока умножения, к второму входу четвертого блока сложения подсоединен выход второго блока умножения и к третьему входу четвертого блока сложения подсоединен выход третьего блока умножения, выход четвертого блока сложения соединен с входом первого элемента памяти, выход первого элемента памяти соединен с первым входом первого ключа и с входом первого блока задержки, выход первого блока задержки соединен с вторым входом первого ключа, выход второго блока сложения соединен с первым входом первого блока сравнения, а второй вход первого блока сравнения соединен с выходом третьего источника постоянного опорного сигнала, выход первого блока сравнения соединен с информационным входом первого ключа, выход первого ключа является выходом всего устройства.

РИСУНКИ

Рисунок 1