Устройство для микропрограммного управления вычислительной машины

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сова Советский

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 22Л1!.1967 (№ 1142915/26-24) о присоединением заявки №

Приоритет

Кл. 42птз 9!16

Хомитет по делаМ иаобретений и открытий при Совете Министров

СССР

МПК G 061

УДК 681.326.3

Опубликовано 07.Ч.1968. Бюллетень № 16 ф„

Дата опубликования описания 14.ЧШ.1968

Авторы изобретения

Г. Е. Овсепян и В. Л. Аджемян

Заявитель

УСТРОЙСТВО ДЛЯ МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ

ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ

Известны устройства для микропрограммного управления, содержащие запоминающие устройства, генератор импульсов, счетчики, регистры и вентили.

Предложенное устройство отличается or известных тем, что в нем генератор импульсов соединен со счетчиком тактов, выходы которого подключены через вентили регистра адреса к запоминающему устройству операционной части микропрограмм, управляющие входы вентилей регистра адреса соединены с выходами разрядных групп регистра микро команд, выходы запоминающего устройства операционной части микропрограмм подсоединены к шинам элементарных операций машины и к управляющему триггеру. Нулевой выход триггера подключен к управляющему входу вентиля регистра числа, а единичный выход — к управляющему входу вентиля регистра микрокоманд, вторые входы вентилей регистров микрокоманд и числа объединены и подсоединены к выходу запоминающего устройства адресной части микропрограмм, а ,выходы вентилей соответственно подсоединены ко входам регистров микрокоманд и числа, вход регистра адреса запоминающего устройства адресной части .микропрограмм соединен с выходами счетчика микрокоманд, а выходы регистра микрокоманд подключены ко входам счетчика микрокоманд регистра адреса запоминающего устройства адресной части микропрограмм.

Устройство в таком выполнении позволяет сократить время обращения и объем запоми5 нающего устройства и повысить гибкость управления.

EIa чертеже представлена структурная схема устройства управления.

Запоминающее устройство 1, служащее для

10 хранения операционной части микропрограмм, связано с регистром адреса 2 через дешифратор 8. Регистр адреса имеет возможность принимать коды из разных разрядных групп-слогов регистра микрокоманд 4 в зависимости

15 от состояния счетчика тактов 5, который связан с генератором б импульсов. На входе каждого разряда регистра адреса имеется вентилей 7 (q — количество слогов в регистре микрокоманд, равное количеству состояний

20 счетчика тактов), подключенных к данному разряду через схему «ИЛИ» 8. При этом, один из входов указанных вентилей связан с выходом счетчика 5 тактов, соответствующим одному из q состояний, а другой вход связан

25 с соответствующим разрядом одного из q слогов, содержащихся в регистре микрокоманд.

За поминающее устройство 9 служит для хранения адресной части микропрограмм и связано с регистром 10 адреса через деши30 фратор 11. Выход запоминающего устройства

217724

15 г0

З0

З5

55 связан с регистром микрокоманд 4 через юдин из;входов вентиля 12 для передачи слова из q слогов в регистр микрокоманд, à с реги(стром 18 числа — через один из входо в вентиля 14 для передачи слова (команды, числа) в регистр числа. Для осуществления этой передачи вторые входы вентилей 12 и 14 связаны с выходами управляющего триггера

l5. Схема соответственно вырабатывает разрешающий сигнал на входе вентиля 14 и запрещающий сигнал на входе вентиля 12 при поступлении соответствующего сигнала из за:поминающего устройства 1. Код в регистр 10 адреса поступает из счетчика 16 микрокоманд, младший разряд которого соединен со схемой

17, вырабатывающей сигнал при каждом полном цикле счетчика 5 тактов.

Для осуществления условных и безусловных переходов в микропрограммах определенные разряды регистра микрокоманд по выходу связаны с выходом счетчика микроиоманд и со входом регистра 10 адреса для чтения констант в регистр числа во время вы полнения микропрограммам.

Устройство управления работает следующим образом.

Сигналы с генератора б импульсов осуществляют пересчет счетчика 5 тактов, и каждое состояние счетчика тактов разрешает передачу соответствующего слога из регистра микрокоманд в регистр 2 адреса. Слог представляет собой очередной адрес, по которому из запоминающего устройства 1 считываются сигналы, осущвствляющие одну или несколько элементарных операций, требуемых в данном такте машины. За время передачи полного кода из регистра микрокоманд в регистр 2 адреса осуществляются прибавление единицы к содержимому счетчика микрокоманд и передача нового содержимого в регистр 10 адреса. После передачи последнего слога из регистра микрокоманд в регистр 2 адреса происходит считывание нового кода из запоминающего устройства 9 в регистр микрокоманд, и цикл работы устройства управления возобновляется.

Чтение констант из запоминающего устройства 9 во время выполнения микропрограмм осуществляется следующии образом. С пециальная элементарная операция вырабатывает при помощи схемы 18 запрещающий сигнал на входе, вентилей 19 и разрешающий сигнал на входе вентилей 20, а при помощи управляющего триггера 15 — запрещающий сигнал на входе вентиля 12 и разрешающий сигнал на входе вентилей 14 и 21. Вследствие этого запрещается передача определенных разрядов содержимого регистра микрокоманд 4 в регистр 2 адреса и обеспечивается передача этих же разрядов в регистр 10 адреса, при этом считанный по эгому адресу код из запоминающего устройства 9 поступает в регистр

18 ч исла.

Условные, переходы в микропрограммах осуществляются с помощью специальной элементарной операции, которая анализирувг ,выполнение условия и, если оно выполнено, при помощи схемы 18 вырабатывает запрещающий сигнал на входе вентилей 19 и разрешающий сигнал на входе вентилей 20, а при помощи схемы 22 — разрешающий сигнал на входе вентиля 28. Благодаря этому определенные разряды содержимого регистра 4 микрокоманд передаются в счетчик 1б микрокоманд, где образуется новая последо вательность адресов.

Безусловные переходы в микропрограммах осуществляются аналогично условным переходам с той лишь разницей, что соответствующая элементарная операция не анализирует выполнение каких-либо условий.

Предмет изобретения

Устройство для микропрограммного управления вычислительной машины, содержащее запоминающие устройства, генератор и мпульсов, счетчики, регистры и вентили, отличаюи ееся тем, что, с целью сокращения времени обращения, сокращения объема запоминающего устройства и повышения гибкости управлен ия, в нем генератор импульсов совдинен со счетчиком тактов, выходы которого под ключены через вентили реги стра адрвса к запоминающему устройству операционной части микропрограмм, управляющие входы вентилей регистра адреса соединены с выходами разрядных групп регистра микрокоманд, выходы запоминающего устройства операционной части микропрограмм подсоединены к шинам элементарных операций машины и к управляющему триггеру, нулевой, выход которого подключен к управляющему входу вентиля регистра числа, а единичный выход— к у правляющему входу ввнтиля регистра микрокоманд, вторые входы, вентилей регистров м икрокоманд и числа объединены и подсоединены к выходу запоминающего устройства адресной части микропрограмм, а выходы вентилей соответственно подсоединены ко входам регистров микрокоманд и числа, вход регистра адреса запоминающего устройства адресной части микропрограмм соединен с выходами счетчика мнкрокома нд, а выходы регистра микрокоманд подключены ко входам счетчика микрокоманд регистра адреса за поминающего устройства адресной части микропрограмм.

217724

Составитель В. А. Субботин

Редактор Т. Г. Горшкова Техред Р. М. Новикова Корректоры: Л. В, Юшина и Н. В. Босняцкая

Заказ 2034/11 Тираж 530 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2

Устройство для микропрограммного управления вычислительной машины Устройство для микропрограммного управления вычислительной машины Устройство для микропрограммного управления вычислительной машины 

 

Похожие патенты:

Изобретение относится к области цифровой вычислительной техники, применяется при построении алгоритмически распределенных устройств (систем) микропрограммного управления вычислительных и управляющих систем высокой производительности

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении распределенных систем программного управления, а также подсистем логического управления многоуровневых АСУ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и цифровой вычислительной технике и может найти применение при построении управляющих и вычислительных систем высокой производительности, а также подсистем логического управления многоуровневых иерархических автоматизированных систем управления

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, проектируемых на базе однотипных БИС (СБИС) и реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике, предназначено для выполнения требуемых функций программного управления с автоматическим перезапуском при «зависании» прикладной программы и автоматическим переходом в режим сохранения оперативной информации с помощью резервного источника напряжения питания при отключении или аварии основного источника напряжения питания и может быть использовано, например, в качестве ядра микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления в реальном времени с поддержкой режима аппаратного сторожевого таймера для перезапуска при «зависании» прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности
Наверх