Устройство для людификации адреса электронных вычислительных машин

 

217726

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Оич ° с

Зависимое от авт. свидетельства №

Кл. 42m3, 9/20

Заявлено 21 V.1966 (№ 1077663/26-24) с присоединением заявки №

Приоритет

Опубликовано 07.Ч.1968. Бюллетень № 16

Дата опубликования описания 2.VI II.1968

МПК G 061

УДК 681.326.33

Комитет по делам изобретеиий и открытий при Совете Министров

СССР

Автор изобретения

А. И. Сапожков

Заявитель Центральный научно-исследовательский и проектно-технологический институт организации и техники управления

УСТРОЙСТВО ДЛЯ МОДИФИКАЦИИ АДРЕСА ЭЛЕКТРОННЫХ

ВЫЧИСЛИТЕЛЬНЫХ МАШИН

Известны устройства для модификации адреса электронных вычислительных машин, содержащие сумматор, регистры и блок управления.

Предлагаемое устройство отличается от известного тем, что в нем выходы регистра младших разрядов модификатора подсоединены к первому входу одноразрядного сумматора, ко второму входу которого подключены выходы регистра относительного адреса, выход одноразрядного сумматора соединен со входами регистра относительного адреса и со счетным входом счетчика старших разрядов модификатора, а выходы блока управления подсоединены к управляющим входам регистра относительного адреса, регистра младших разрядов модификатора и одноразрядного сумматора.

Такая схема устройства позволяет сократить время работы сумматора.

На чертеже представлена блок-схема устройства для модификации адреса операнда или команды в электронной вычислительной машине.

Регистр 1 предназначен для приема, хранения и выдачи относительного адреса операнда или команды, а также для накапливания и выдачи младшей части абсолютного адреса. Регистр 2 предназначен для приема, хранения и выдачи младших, перекрываемых относительным адресом, разрядов модификатора, старшие разряды которого хранятся в двоичном счетчике 8. Одноразрядный сумматор 4 предназначен для сложения перекрываемых

5 разрядов относительного адреса и модификатора. Управление записью и считыванием регистров 1 и 2 счетчика 8, а также выдачей сигнала «+1» на счетчик 8 из сумматора 4 и запуск сумматора на сложение осуществля10 ются схемой 5, В регистре 1 хранится относительный адрес.

В регистре 2 хранятся младшие разряды мо дификатора, а в счетчике 8 — старшие. Младшие разряды относительного адреса, не пере15 крываемые модификатором, остаются без изменения. В соответствии с сигналами управления со схемы 5 соответствующие разряды модификатора и относительного адреса подаются с регистров 1 и 2 на сумматор 4. Ре20 зультат суммирования отправляется в тот разряд регистра 1, из которого перед этим производилось считывание. Процесс повторяется до тех пор, пока не будет произведено сложение всех разрядов относительного адре25 са с соответствующими разрядами модификатора, т. е. не будет сформирована младшая часть относительного адреса в регистре 1.

Схема 5 выдает сигнал считывания значения переноса с сумматора 4 на счетный вход

30 счетчика 8, после чего сумматор свободен

217726

Составитель А. А. Плащин

Текред P. М, Новикова Корректоры; В. В. Крылова и А. П. Васильева

Редактор Горшкова

Заказ 2033/3 Тираж 530 Подписное

ЦНИИПРг Комитета по делам изобретений и открытий при Совете Министров СС P

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2 и может использоваться для других целей.

После окончания переносов в счетчике 8 в регистре 1 и счетчике 8 хранится действительный адрес операнда или команды.

Предмет изобретения

Устройство для модификации адреса электронных вычислительных машин, содержащее регистр относительного адреса, регистр младших разрядов модификатора, счетчик старших разрядов модификатора, одноразрядный сумматор и блок управления, отличающееся тем, что, с целью сокращения времени работы сумматора, в нем выходы регистра младших разрядов модификатора подсоединены к первому входу одноразрядного сумматора, ко второму входу которого подключены выходы регистра относительного адреса, выход одноразрядного сумматора соединен .со входами регистра относительного адреса и со счетным входом счетчика старших разрядов модификатора, а выходы блока управления подсоеТ0 динены к управляющим входам регистра относительного адреса, регистра младших разрядов модификатора и одноразрядного сумматора,