Устройство поиска по задержке сигналов со скачкообразным изменением частоты

 

Изобретение относится к радиотехнике и может быть использовано в системах связи со скачкообразным изменением частоты. В устройстве реализован способ поиска, при котором длительность импульсов на выходе смесителя, образующихся от узкополосных помех, значительно больше импульсов полезного сигнала, что позволяет за счет применения ограничения и процедур прямого и обратного преобразования Фурье подавлять узкополосные помехи практически без искажения импульсов полезного сигнала. Технический результат - повышение помехоустойчивости к узкополосным помехам и, как следствие, снижение вероятности ложных тревог. 4 ил.

Изобретение относится к области радиотехники и может быть использовано в системах связи со скачкообразным изменением частоты.

Известны устройства поиска по задержке сигналов со скачкообразным изменением частоты, описанные в монографиях Р. К. Диксона "Широкополосные системы". М. : Связь, 1979 г., стр.191-192, рис.6, 9, В.И. Борисова и др., "Помехозащищенность систем радиосвязи с расширением сигналов методом псевдослучайной перестройки рабочей частоты", М.: Радио и связь, 2000 г., стр. 219, рис. 6.4. , недостатком которых является низкая помехоустойчивость к узкополосным помехам.

Наиболее близким по технической сущности к предлагаемому устройству является устройство поиска сложных сигналов по задержке, описанное в монографии Г. И. Тузова "Статистическая теория приема сложных сигналов", М.: Сов. радио, 1977 г., стр.326, рис.7, 2б, принятое за прототип.

На фиг. 1 представлена схема прототипа, где введены следующие обозначения: 1 - смеситель (перемножитель); 2 - полосовой фильтр; 3 - амплитудный детектор; 4 - решающий блок; 5 - управляемый генератор тактовой частоты; 6 - перестраиваемый синтезатор частот (генератор кодовой последовательности).

Устройство-прототип содержит последовательно соединенные смеситель 1, сигнальный вход которого является входом устройства, полосовой фильтр 2, амплитудный детектор 3, решающий блок 4, управляемый генератор тактовых частот 5 и перестраиваемый синтезатор частот 6, выходом соединенный с опорным входом смесителя 1.

В устройстве-прототипе поиск по задержке осуществляется способом переменной тактовой частоты, который заключается в следующем.

На первом этапе тактовую частоту блока 5 устанавливают равной f₁=f_T±Δf, Δf<; где f_Т - тактовая частота, используемая при формировании сигнала со скачкообразным изменением в передатчике. За счет этого опорный сигнал со скачкообразным изменением частоты скользит (опережает или отстает) относительно входного сигнала со скачкообразным изменением частоты, при этом происходит периодическое совпадение по времени входного и опорного сигналов.

В блоке 1 входная смесь перемножается (смешивается) со скользящим по задержке опорным сигналом, формируемым блоком 6, при этом опорный сигнал отличается от входного частотным сдвигом каждой из частот на величину ΔF, равную промежуточной частоте приемника f_ПР. Результат перемножения фильтруется на разностной (промежуточной) частоте в блоке 2. Отфильтрованное в блоке 2 напряжение детектируется блоком 3, огибающая напряжения сравнивается с порогом в блоке 4. При превышении порога блок 4 формирует команду "I", которая подается на блок 5. При поступлении команды "I" в блоке 5 устанавливается тактовая частота f_Т, при этом обеспечивается синхронность во времени входной и опорной кодовой последовательности (входного и опорного сигналов со скачкообразным изменением частоты).

Недостатком прототипа является большая вероятность ложных тревог при воздействии узкополосных помех.

Для устранения указанного недостатка в устройство поиска по задержке сигналов со скачкообразным изменением частоты, содержащее первый амплитудный детектор, последовательно соединенные смеситель, первый сигнальный вход которого является входом устройства, и полосовой фильтр, последовательно соединенные первый решающий блок и управляемый генератор тактовой частоты, а также перестраиваемый синтезатор частот, выход которого соединен с вторым опорным входом смесителя, введены последовательно соединенные первый коммутатор, блок прямого преобразования Фурье, первый ограничитель, блок обратного преобразования Фурье, второй амплитудный детектор, первый накопитель, второй решающий блок, выход которого соединен с первым входом элемента ИЛИ, а также второй ограничитель, второй накопитель, второй коммутатор и делитель тактовой частоты, вход которого соединен с выходом управляемого генератора тактовой частоты и третьим сигнальным входом второго коммутатора, второй сигнальный вход которого соединен с выходом делителя тактовой частоты. Кроме того, выход второго коммутатора соединен с входом перестраиваемого синтезатора частот и вторыми входами блоков прямого и обратного преобразования Фурье. Выход полосового фильтра соединен с первым сигнальным входом первого коммутатора, первый сигнальный выход которого присоединен к последовательно соединенным второму ограничителю, первому амплитудному детектору, второму накопителю и первому решающему блоку, выход которого соединен с вторым входом элемента ИЛИ, выход которого соединен с вторым управляющим входом первого коммутатора и первым управляющим входом второго коммутатора соответственно.

Структурная схема предлагаемого устройства приведена на фиг.2, где обозначено: 1 - смеситель; 2 - полосовой фильтр; 3, 12 - первый и второй амплитудные детекторы;
4, 7 - первый и второй решающие блоки;
5 - управляемый генератор тактовой частоты;
6 - перестраиваемый синтезатор частот;
8, 15 - первый и второй коммутаторы;
9 - блок прямого преобразования Фурье;
10, 16 - первый и второй ограничители;
11 - блок обратного преобразования Фурье;
13, 17 - первый и второй накопители;
14 - делитель тактовой частоты;
18 - элемент ИЛИ.

Предлагаемое устройство содержит последовательно соединенные смеситель 1, первый сигнальный вход которого является входом устройства, и полосовой фильтр 2, выход которого соединен с первым сигнальным входом первого коммутатора 8, первый сигнальный выход которого присоединен к последовательно соединенным второму ограничителю 16, первому амплитудному детектору 3, второму накопителю 17 и первому решающему блоку 4, выход которого соединен с первым входом элемента ИЛИ 18 и управляющим входом управляемого генератора тактовой частоты 5. Второй сигнальный выход первого коммутатора 8 присоединен к последовательно соединенным блоку прямого преобразования Фурье 9, первому ограничителю 10, блоку обратного преобразования Фурье 11, второму амплитудному детектору 12, первому накопителю 13 и второму решающему блоку 7, выход которого соединен с вторым входом элемента ИЛИ 18, выход которого соединен с вторым управляющим входом первого коммутатора 8 и первым управляющим входом второго коммутатора 15, второй сигнальный вход которого соединен с выходом делителя тактовой частоты И, вход которого соединен с выходом управляемого генератора тактовой частоты 5 и третьим сигнальным входом второго коммутатора 15, выход которого соединен с вторыми входами блока прямого преобразования Фурье 9 и блока обратного преобразования Фурье 11 и через перестраиваемый синтезатор частот 6 - к второму опорному входу смесителя 1.

Предлагаемое устройство работает следующим образом.

На сигнальный вход блока 1, являющийся входом устройства, поступает входная смесь, содержащая узкополосную помеху и периодический сигнал со скачкообразным изменением частоты, представляющий собой периодическую последовательность из N радиоимпульсов длительностью τ_o, частоты которых меняются в соответствии с заданным псевдослучайным кодом, одинаковым для передатчика и приемника данной радиолинии.

На опорный вход блока 1 подается сигнал со скачкообразным изменением частоты, отличающийся от входного сигнала сдвигом всех частот программы перестройки на величину, равную промежуточной частоте приемника.

В исходном режиме работы, когда устройство не вошло в синхронизм с входным сигналом, на выходе блоков 4 и 7 формируются команды "0", которые поступают на блок 18, на выходе которого также формируется команда "0", подаваемая на управляющие входы блоков 8 и 15.

По этой команде выход блока 2 через блок 8 соединяется с первым сигнальным входом блока 9, а выход блока 14 через блок 15 - с входом блока 6, при этом на блок 6 подаются тактовые импульсы от блока 14, тактовая частота которого в (N+1) раз ниже, чем тактовая частота f_T блока 5, что достигается за счет деления в блоке 14 тактовой частоты блока 5 в (N+1) раз, где N - число частот в программе перестройки передатчика и приемника.

В этом режиме работы осуществляется сканирование по задержке опорного сигнала со скачкообразным изменением частоты, формируемого блоком 6, за счет того, что блок 6 на каждой из частот программы перестройки стоит в течение времени τ₁ = (N+1)τ_o. За время τ₁ передатчик успевает перестроиться по всем N частотам программы перестройки, поэтому на выходе блока 1 в результате перемножения входного и опорного сигналов на каждой из N частот программы перестройки обязательно выделяется импульс совпадения программ перестройки полной длительности τ_o, занимающий одинаковое временное положение на всех интервалах τ₁, соответствующих различным частотам, формируемым блоком 6.

Расстояние между импульсами совпадения на соседних частотах равно τ₁ = (N+1)τ_o, временное положение импульса совпадения на интервале τ₁ относительно начала скачка (момента смены частоты) несет информацию о начальной фазе (задержке) входного сигнала со скачкообразным изменением частоты относительно опорного сигнала.

Сказанное поясняется фиг.3, где на фиг.3а представлен входной сигнал со скачкообразным изменением частоты (входная кодовая последовательность), при этом с целью упрощения и наглядности число частот в программе перестройки передатчика выбрано равным трем.

На фиг.3б показаны программа перестройки приемника и импульсы совпадения программ перестройки приемника и передатчика на выходе блока 1.

На фиг. 3в показано, что временное положение импульса совпадения определяет начальную фазу входного сигнала со скачкообразным изменением частоты (входной кодовой последовательности).

На фиг.3г показано, что воздействие на вход устройства узкополосной помехи на частоте f₂ приводит к появлению на втором временном интервале τ₁ импульса помехи длительностью τ₁ = (N+1)τ_o.
На фиг.3а и 3б цифрами обозначены порядковые номера частот программы перестройки приемника и передатчика соответственно.

Результат перемножения входной смеси с опорным сигналом частоты фильтруется в блоке 2 в полосе пропускания Δf, обеспечивающей прохождение импульса совпадения длительностью Отфильтрованная смесь через блок 8 поступает на блок 9, где на интервале τ₁ с использованием тактовых импульсов, поступающих на второй опорный вход блока 9 от блока 14 через блок 15, осуществляется процедура прямого преобразования Фурье, в результате чего на выходе блока 9 выделяется напряжение, характеризующее спектр сигнала и узкополосной помехи на его первом сигнальном входе.

Узкополосная помеха на частоте f₂ выделяется на выходе блока 2 в виде радиоимпульса длительностью τ₁, а радиоимпульс полезного сигнала имеет длительность τ_o (фиг.3г), при этом τ₁≫τ_o, поэтому на выходе блока 9 (фиг.3д) помеха выделяется в виде узкого и высокого импульса, а полезный сигнал - в виде низкого и широкого импульса, так как спектр импульса помехи на выходе блока 2 в (N+1) раз уже, чем спектр импульса сигнала.

В блоке 10 за счет ограничения осуществляется нормирование уровня помехи, при этом на выходе блока 10 амплитуда узкого импульса помехи становится равной амплитуде широкого импульса сигнала (фиг.3е). С выхода блока 10 напряжение подается на блок 11, где с использованием тактовых импульсов, поступающих от блока 14 через блок 15, выполняется процедура обратного преобразования Фypьe, переводящая процесс во временную область.

На выходе блока 11 напряжение на частоте f₂ отражено на фиг.3ж, где показано, что помеха представляет собой импульс длительностью τ₁ = (N+1)τ_o малой амплитуды в связи с подавлением ее за счет ограничения в блоке 10, а сигнал имеет длительность τ_o.
С выхода блока 11 напряжение подается на блок 12, где за счет детектирования выделяются огибающие импульсов помехи и сигнала. В блоке 13 осуществляется накопление напряжения, а сравнение накопленного напряжения с порогом производится в блоке 7. При превышении порога блок 7 формирует команду "I", передаваемую через блок 18 на блок 15, который по этой команде к входу блока 6 подключает выход блока 5.

Одновременно команда "I" с выхода блока 7 через блок 18 подается на управляющий вход блока 8, при этом выход блока 2 через блок 8 подключается к последовательно соединенным блокам 16, 3, 17 и 4, после чего устройство переходит в режим перестройки с длительностью стояния на каждой частоте, равной τ_o. Временное положение импульса полезного сигнала на интервале τ₁ определяет начальную фазу входного сигнала (фиг.3б, в).

Поэтому при переходе в режим работы от тактовых импульсов длительностью τ_o, формируемых блоком 5, входной и опорный сигналы со скачкообразным изменением частоты, поступающие на первый сигнальный и второй опорный входы блока 1, оказываются синхронными.

В этом режиме работы напряжение с выхода блока 2 подается через блок 8 на блок 16, где осуществляется нормирование амплитуды импульсов за счет их ограничения (с целью ослабления влияния импульсов от узкополосных помех). С выхода блока 16 нормированные по уровню импульсы поступают на блок 3, где за счет их амплитудного детектирования выделяются огибающие импульсов, которые накапливаются в блоке 17, накопленное напряжение сравнивается с порогом (фиксированным) в блоке 4, превышение которого означает окончание процедуры поиска. После окончания процедуры поиска по задержке устройство по команде, поступающей от блока 4 на управляющий вход блока 5, переходит в режим слежения по задержке. Одновременно команда от блока 4 поступает на блок 18, при этом обеспечивается прохождение команды "I" на управляющие входы блоков 8 и 15.

После превышения порога в блоке 7 команда "I" на управляющих входах блоков 8 и 15 удерживается за счет запоминания этой команды в блоке 7 на время t_о, равное времени обработки сигнала в блоках 16, 3, 17 и 4. После окончания временного интервала t_о, в случае превышения порога в блоке 4, команда "I" запоминается им в течение времени t_о. Если через t_о превышение порога в блоке 4 не подтверждается, на его выходе формируется команда "0", которая переводит устройство в режим поиска (сканирования) по задержке.

Структурная схема блока 8 приведена на фиг.4, где обозначено:
81₁ и 81₂ - первый и второй ключи;
82 - инвертор,
Блок 8 содержит первый ключ 81₁ и второй ключ 81₂, объединенные сигнальные входы которых являются сигнальным входом блока. На управляющий вход блока 81₁ команда управления подается через инвертор 82, а на управляющий вход блока 81₂ она поступает непосредственно.

Блок 6 может быть выполнен так, как это представлено в упомянутой монографии Тузова Г.И. "Статистическая теория сложных сигналов", М.: Сов. радио, 1977 г., стр.67, рис.2, 8 (при условии, если генератор тактовых частот вынесен за пределы блока).

Блоки 4 и 7 могут быть выполнены в виде последовательно соединенной схемы сравнения с порогом и запоминающего устройства (например, триггера со сбросом).

Блоки 9 и 11 могут быть выполнены в виде последовательно соединенных АЦП, процессора и ЦАП (см. Водяко А.И., Горнец Н.Н., Пузанков Д.В. "Высокопроизводительные системы обработки данных", М.: Высшая школа, 1997 г. , стр.58-63, а также монографию Ширмана Я.Д., Манжоса В.К. "Теория и техника обработки радиолокационной информации на фоне помех", М.: Сов. радио, 1981 г., стр.154-160 и Б. Голд, Ч. Рэбдер "Цифровая обработка сигналов", М.: Сов. радио, 1973 г., стp.203-204).

Блок 13 может быть выполнен в виде согласованного фильтра, реализованного на линии задержки, между соседними отводами которой выбирается равной τ₁ = (N+1)τ_o, N отводов линии задержки объединяются в сумматоре.

Блок 17 может быть выполнен либо в виде согласованного фильтра на линии задержки с задержкой между соседними отводами, равными τ_o и с объединением N отводов в сумматоре, либо в виде интегратора (фильтра нижних частот).

В устройстве-прототипе узкополосные помехи на выходе смесителя превращаются в импульсы, длительность которых равна длительности импульсов полезного сигнала τ_o. Воздействие узкополосных помех большого уровня приводит к ложному превышению порога, при этом снижается помехоустойчивость устройства за счет большой вероятности ложных тревог.

В заявляемом устройстве длительность импульсов от узкополосных помех на выходе смесителя в (N+1) раз больше, чем длительность импульсов полезного сигнала, что позволяет использовать методы подавления импульсов от узкополосных помех, основанных на отличии их длительности от длительности импульсов полезного сигнала. Использование процедуры прямого преобразования Фурье позволяет превратить длинный импульс от узкополосной помехи в узкий и высокий импульс, при подавлении которого импульс полезного сигнала практически не искажается.

Таким образом, за счет подавления узкополосных помех в заявляемом устройстве обеспечивается снижение вероятности ложных тревог.

Формула изобретения

1. Устройство поиска по задержке сигналов со скачкообразным изменением частоты, содержащее первый амплитудный детектор, последовательно соединенные смеситель, первый сигнальный вход которого является входом устройства, и полосовой фильтр, последовательно соединенные первый решающий блок и управляемый генератор тактовой частоты, а также перестраиваемый синтезатор частот, выход которого соединен с вторым опорным входом смесителя, отличающееся тем, что введены последовательно соединенные первый коммутатор, блок прямого преобразования Фурье, первый ограничитель, блок обратного преобразования Фурье, второй амплитудный детектор, первый накопитель, второй решающий блок, выход которого соединен с первым входом элемента ИЛИ, а также второй ограничитель, второй накопитель, второй коммутатор и делитель тактовой частоты, вход которого соединен с выходом управляемого генератора тактовой частоты и третьим сигнальным входом второго коммутатора, второй сигнальный вход которого соединен с выходом делителя тактовой частоты, кроме того, выход второго коммутатора соединен с входом перестраиваемого синтезатора частот и вторыми входами блоков прямого и обратного преобразования Фурье, выход полосового фильтра соединен с первым сигнальным входом первого коммутатора, первый сигнальный вход которого присоединен к последовательно соединенным второму ограничителю, первому амплитудному детектору, второму накопителю и первому решающему блоку, выход которого соединен с вторым входом элемента ИЛИ, выход которого соединен с вторым управляющим входом первого коммутатора и первым управляющим входом второго коммутатора соответственно.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4