Устройство подавления структурных помех

 

Изобретение относится к радиотехнике и может быть использовано в системах связи с широкополосными сигналами. Технический результат - повышение помехозащищенности. Повышение степени подавления структурных помех обеспечивается за счет режекции нескомпенсированного остатка структурных помех. Для этого введены два коммутатора, два перемножителя, два режекторных фильтра, два усилителя, два амплитудных детектора и два блока сравнения с порогом. 3 ил.

Устройство относится к радиотехнике и может найти применение в системах связи с широкополосными сигналами.

Известны устройства подавления помех, описанные в монографии "Теория обнаружения сигналов" под ред. Л.А. Бакута. - М.: "Радио и связь", 1984 г., стр. 294-297, 322-325, а также в журнале "Радиотехника", 8, 1984 г., стр. 33-35, недостатком которых является малая степень подавления широкополосных фазоманипулированных помех.

Наиболее близким по технической сущности к предлагаемому является устройство, описанное в статье В.П. Ефимова "Оценка влияния нелинейного преобразования на помехоустойчивость приема в спутниковых сетях", опубликованной в журнале "Электромагнитные волны и электромагнитные системы", 1, т. 3, 1998 г., стр. 95, принятое за прототип, структурная схема которого приведена на фиг.1, где обозначено: 1 - усилитель; 2 - вычитатель; 3 - ограничитель; 4 - полосовой фильтр.

Устройство-прототип содержит последовательно соединенные ограничитель 3, полосовой фильтр 4 и вычитатель 2, выход которого является выходом устройства, при этом вход ограничителя 3, являющийся входом устройства, через усилитель 1 соединен с вторым входом вычитателя 2.

Устройство-прототип работает следующим образом.

Входная смесь, содержащая слабый полезный сигнал и мощную помеху с амплитудой U_п, поступает через блок 1, где она усиливается, на второй вход блока 2, а через последовательно соединенные блоки 3 и 4 - на первый вход блока 2. В блоках 3 и 4 осуществляется подавление мощной помехой слабого сигнала за счет ограничения входной смеси в блоке 3 и фильтрации результата ограничения в блоке 4, при этом обеспечивается постоянство амплитуды оценки помехи, равной U_о, при любых значениях амплитуды помехи на входе устройства.

В блоке 2 из входной смеси вычитается оценка помехи с амплитудой U_о, на выходе блока 2 выделяется полезный сигнал и некомпенсированный остаток помехи ΔU_п. Недостатком прототипа является малая степень подавления широкополосных фазоманипулированных помех.

Указанный недостаток устраняется тем, что в устройство, содержащее последовательно соединенные ограничитель, полосовой фильтр и вычитатель, а также первый усилитель, вход которого соединен с входом ограничителя и является входом устройства, введены последовательно соединенные второй усилитель, второй элемент задержки, первый коммутатор, первый перемножитель, первый режекторный фильтр, второй режекторный фильтр, второй перемножитель и второй коммутатор, выход первого коммутатора через последовательно соединенные третий усилитель и третий элемент задержки соединен со вторым сигнальным входом второго коммутатора; выход первого перемножителя соединен с последовательно соединенными фильтром нижних частот, вторым амплитудным детектором и вторым блоком сравнения с порогом, выход которого соединен с третьим, управляющим входом второго коммутатора, выход которого является выходом устройства. Кроме того, введены последовательно соединенные первый амплитудный детектор и первый блок сравнения с порогом, выход которого соединен с третьим, управляющим входом первого коммутатора. Первый и третий элементы задержки, причем вход первого элемента задержки соединен с выходом первого усилителя, а выход первого элемента задержки через вычитатель соединен с первым сигнальным входом первого коммутатора, а вход третьего элемента задержки соединен с выходом полосового фильтра и с вторым опорным входом первого перемножителя, а выход третьего элемента задержки соединен с вторым, опорным входом второго перемножителя. При этом вход второго усилителя соединен с входом устройства.

Структурная схема предлагаемого устройства приведена на фиг.2, где обозначено: 1 - ограничитель; 2 - полосовой фильтр; 3 - вычитатель; 4, 9 - первый и второй коммутаторы; 5, 8 - первый и второй перемножители; 6 - первый режекторный фильтр (режекторный фильтр нижних частот); 7 - второй режекторный фильтр (полосовой режекторный фильтр); 10, 12, 14 - первый, второй и третий усилители; 11, 13, 15, 19 - первый, второй, третий и четвертый элементы задержки; 20 - фильтр нижних частот; 16, 21 - первый и второй амплитудные детекторы; 17, 18 - первый и второй блоки сравнения с порогом.

Предлагаемое устройство имеет следующие функциональные связи: последовательно соединенные ограничитель 1, полосовой фильтр 2, первый амплитудный детектор 16 и первый блок сравнения с порогом 17, выход которого соединен с третьим, управляющим входом первого коммутатора 4; последовательно соединенные первый усилитель 10, первый элемент задержки 11, вычитатель 3, выход которого соединен с первым сигнальным входом первого коммутатора 4; последовательно соединенные второй усилитель 12, второй элемент задержки 13, выход которого соединен с вторым сигнальным входом первого коммутатора 4, выход которого соединен с последовательно соединенными первым перемножителем 5, первым режекторным фильтром (режекторный фильтр нижних частот) 6, вторым режекторным фильтром (полосовой режекторный фильтр) 7, второй перемножитель 8, выход которого соединен с первым сигнальным входом второго коммутатора 9, выход которого является выходом устройства; а также выход первого коммутатора 4 соединен с последовательно соединенными третьим усилителем 14 и третьим элементом задержки 15, выход которого соединен с вторым сигнальным входом второго коммутатора 9; кроме того, выход первого перемножителя 5 соединен с последовательно соединенными фильтром нижних частот 20, вторым амплитудным детектором 21 и вторым блоком сравнения с порогом 18, выход которого соединен с третьим, управляющим входом второго коммутатора 9, а второй вход первого перемножителя 5 соединен с вторым входом вычитателя 3, с выходом полосового фильтра 2 и через третий элемент задержки 19 - с вторым, опорным входом второго перемножителя 8; при этом входы ограничителя 1, первого усилителя 10 и второго усилителя 12 объединены между собой и с входом устройства.

Предлагаемое устройство работает следующим образом.

На вход устройства поступает широкополосный фазоманипулированный сигнал (далее по тексту "сигнал") и мощная структурная помеха, уровень которой значительно превышает уровень полезного сигнала.

С входа устройства входная смесь подается на последовательно соединенные блоки 1 и 2, при этом в блоке 1 осуществляется жесткое ограничение входной смеси, а в блоке 2 - фильтрация результата ограничения в полосе пропускания, равной ширине спектра структурной помехи. Одновременно входная смесь подается на последовательно соединенные блоки 10 и 11, при этом коэффициент передачи блока 10 и задержка последовательно соединенных блоков 10, 11 выбираются равными коэффициенту передачи и задержке тракта, состоящего из последовательно соединенных блоков 1 и 2. В блоках 1 и 2 за счет ограничения с последующей фильтрацией мощная структурная помеха давит слабый полезный сигнал, поэтому на выходе блока 2 формируется оценка структурной помехи с постоянной амплитудой U_о, равной уровню ограничения в блоке 1. То есть, на первый вход блока 3 поступает оценка структурной помехи, а на второй его вход - входная смесь, содержащая полезный сигнал и структурную помеху. В блоке 1 осуществляется подавление структурной помехи, при этом полезный сигнал и остаточная, неcкомпенсированная часть структурной помехи с амплитудой ΔU_п = U_п-U_o (где U_п - амплитуда структурной помехи на входе устройства) подается с выхода блока 3 на первый, сигнальный вход блока 4, на второй сигнальный вход которого подается входная смесь с входа устройства через последовательно соединенные блоки 12 и 13. Коэффициент передачи и задержки в тракте, состоящем из блоков 12 и 13, равен коэффициенту передачи и задержки тракта, обеспечивает постоянство режима работы приемника, состоящего из блоков 10 и 11, что обеспечивает постоянство режима работы приемника, на входе которого может устанавливаться заявляемое устройство, при переключениях, осуществляемых блоком 4. При таком выборе параметров на третий, управляющий вход блока 4 поступает напряжение, которое формируется за счет амплитудного детектирования напряжения в блоке 16, поступающего с выхода блока 2, и сравнения выделенной в блоке 16 огибающей напряжения с порогом в блоке 17. При отсутствии превышения порога в блоке 17 на его выходе формируется команда "0", при поступлении которой блок 4 подключает к своему выходу свой второй блок, при этом помеха во входной смеси не компенсируется. При наличии превышения порога в блоке 17 на его выходе формируется команда "1", по поступлении которой блок 7 подключает к своему выходу первый, сигнальный вход, в этом случае на выход блока 4 поступает входная смесь, в которой осуществлена компенсация структурной помехи.

Полезный сигнал и некомпенсированный остаток структурной помехи подаются на первый сигнальный вход блока 9 через последовательно соединенные блоки 5, 6, 7, 8, а на его второй сигнальный вход - через последовательно соединенные блоки 14 и 15. На второй, опорный, вход блока 5 подается оценка структурной помехи с выхода блока 2 непосредственно, а на второй опорный вход блока 6 через блок 19. В блоке 1 за счет перемножения смеси, состоящей из нескомпенсированного остатка помех и полезного сигнала, с оценкой структурной помехи осуществляется свертка широкополосной фазоманипулированной (структурной) помехи в узкополосную помеху в разностной (нулевой) частоте и суммарной частоте (удвоенной частоте несущей), которые режектируются блоками 6 и 7 соответственно.

Блоки 6 и 7 имеют чрезвычайно узкую полосу режекции, так как они режектируют результат перемножения (свертки) коррелированных процессов и фактически выделяют разность начальных фаз перемножаемых сигналов.

В блоке 5 на широкополосный фазоманипулированный полезный сигнал накладывается манипуляция оценкой структурной помехи, которая затем снимается в блоке 8 за счет перемножения с той же оценкой помехи, при этом искажением полезного сигнала за счет режекции части его расширенного спектра в блоках 6 и 7 можно пренебречь ввиду крайней узости полосы их режекции. То есть, в блоках 5, 6, 7, 8 некомпенсированный остаток структурной помехи компенсируется, а полезный сигнал проходит через них практически без искажения.

Задержка блока 19 подбирается в процессе настройки таким образом, чтобы обеспечивалась синхронность перемножаемых напряжений в блоках 5 и 8.

Одновременно смесь, состоящая из неcкомпенсированного остатка структурной помехи и полезного сигнала, через блоки 14, 15, где осуществляется ее усиление и задержка, подаются на второй, сигнальный, вход блока 9, при этом коэффициент передачи и задержка тракта, состоящего из блоков 14 и 15 выбираются равными соответственно коэффициенту передачи и задержке тракта, состоящего из блоков 5, 6, 7, 8. Это делается для того, чтобы при переключениях, осуществляемых блоком 9, не изменялся режим работы приемного устройства, на входе которого устанавливается заявляемое устройство.

Управляющее напряжение, подаваемое на третий, управляющий, вход блока 9 формируется следующим образом. Напряжение с выхода блока 5 подается на блок 20, где осуществляется в полосе частот, равной полосе спектра "свернутой" структурной помехи на разностной частоте. С выхода блока 20 напряжение подается на блок 21, где за счет его амплитудного детектирования выделяется его огибающая, которая сравнивается с порогом в блоке 18.

При превышении порога, в блоке 18 формируется команда "1", поступление которой на третий, управляющий, вход блока 9 обеспечивает подключение к его выходу его первого сигнального входа. При отсутствии превышения порога в блоке 18 на его выходе формируется команда "0". При поступлении команды "0" блок 19 подключает к своему выходу свой второй сигнальный вход. При этом первый случай соответствует обнаружению структурной помехи и режекции ее нескомпенсированной части в блоках 5, 6, 7, 8, а второй случай - необнаружению структурной помехи.

Блоки 4 и 9 могут быть выполнены так, как это показано на фиг.3, где обозначено: 41, 42 - первый и второй ключи; 43 - инвертор.

Блоки 4, 9 содержат первый ключ 41, второй ключ 42 и инвертор 43, при этом выходы блоков 41 и 42 объединены и являются выходом блока 9, первый, сигнальный вход блока 41 является первым сигнальным входом блока 9, второй сигнальный вход которого является первым сигнальным входом блока 42. Управляющий вход блока 9 соединен с вторым, управляющим входом блока 41 непосредственно, а с вторым, управляющим входом блока 42 через блок 43.

Блоки 4 и 9 работают следующим образом.

При поступлении команды "1" блок 41 отпирается, пропуская напряжение, подаваемое на его сигнальный вход на выход блока 9, команда "1", инвертируясь в блоке 43, запирает блок 42.

При поступлении команды "0" на управляющий вход блока 9 блок 41 запирает. Команда "0", инвертируясь в блоке 43 в команду "1", отпирает блок 42, обеспечивая прохождение напряжения, поступающего на второй вход блока 9, на его выход.

В устройстве-прототипе оценка структурной помехи имеет постоянную амплитуду U_o, равную уровню ограничения в ограничителе. При увеличении амплитуды помехи U_п растет нескомпенсированная ее часть, амплитуда которой равна U_п-U_o = ΔU_п, при этом степень подавления структурной помехи снижается.

В заявляемом устройстве осуществляется подавление нескомпенсированной структурной части помехи ΔU_п за счет ее режекции.

В связи с этим степень подавления структурной помехи значительно больше, чем в прототипе и она не снижается при увеличении ее уровня на входе устройства.

Формула изобретения

Устройство подавления структурных помех, содержащее последовательно соединенные ограничитель, полосовой фильтр и вычитатель, а также первый усилитель, вход которого соединен с входом ограничителя и является входом устройства, отличающееся тем, что введены последовательно соединенные второй усилитель, второй элемент задержки, первый коммутатор, первый перемножитель, первый режекторный фильтр, второй режекторный фильтр, второй перемножитель и второй коммутатор, выход первого коммутатора через последовательно соединенные третий усилитель и третий элемент задержки соединен со вторым, сигнальным входом второго коммутатора; выход первого перемножителя соединен с последовательно соединенными фильтром нижних частот, вторым амплитудным детектором и вторым блоком сравнения с порогом, выход которого соединен с третьим, управляющим входом второго коммутатора, выход которого является выходом устройства; кроме того, введены последовательно соединенные первый амплитудный детектор и первый блок сравнения с порогом, выход которого соединен с третьим, управляющим входом первого коммутатора; первый и третий элементы задержки, причем вход первого элемента задержки соединен с выходом первого усилителя, а выход первого элемента задержки через вычитатель соединен с первым сигнальным входом первого коммутатора, а вход третьего элемента задержки соединен с выходом полосового фильтра и с вторым, опорным входом первого перемножителя, а выход третьего элемента задержки соединен с вторым, опорным входом второго перемножителя, при этом вход второго усилителя соединен с входом устройства.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3