Патент ссср 248777

Авторы патента:

G11C5/12 - Запоминающие устройства статического типа (накопление информации, основанное на относительном перемещении носителя записи и преобразователя G11B; полупроводниковые приборы для запоминающих устройств H01L, например H01L 27/108-H01L 27/115; импульсная техника вообще H03K, например электронные переключатели H03K 17/00)

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

248777

Союз Советских

Социалистических

Республик

Зависимое от авт, свидетельства №

Кл. 21ат, 37/64

Заявлено 29.XI I.1967 (№1207223/18-24) с присоединением заявки №

Номитет по делам изобретений и открытий при Совете Министров

СССР

МПК Н 03k

УДК 681.326.33(088,8) Приоритет

Опубликовано 18Х11.1969. Бюллетень ¹ 24

Дата опубликования описания 23.XI I.1969

Авторы изобретения

А. Г. Кухарчук и А. Б. Китнер

Завод электронных вычислительных и управляющих машин

Заявитель

РЕГИСТР

Предмет изобретения

Изобретение относится к области вычислительной техники и может быть применено, например, в устройстве прерывания вычислительной машины.

Известны регистры, собранные из триггеров для приема, хранения и обработки сигналов прерывания, где для определения наиболее приоритетного сигнала прерывания разработаны специальные схемы.

Цель изобретения заключается в выделении самого приоритетного триггера, находящегося в состоянии «1», в самом, регистре без дополнительных затрат активных элементов.

В предлагаемом;регистре эта цель достигается путем подачи через схемы «ИЛИ» на нулевые входы триггеров каждого разряда единичных выходов триггеров, стоящих слева (при убывании приоритета слева направо) или справа (при убывании приоритета справа налево). Это позволяет уменьшить число дополнительных активных элементов.

Три разряда .предлагаемого регистра приведены на чертеже. Заштрихованы единичные плечи триггеров 1, 2, 8.

В исходном состоянии в триггерах записан, например, код 011. Вентили 4 и 5 закрыты, а

5 вентиль 6 открыт.

После прихода импульса А триггер 8 устанавливается по вентилю 4 в нулевое положение. В регистре в единичном состоянии остается самый приоритетный триггер 2.

Регистр, выполненный на триггерах, отличаюи1ийся тем, что, с целью уменьшения оборудования при выделении приоритетного триггера, находящегося в состоянии «1», нулевые входы триггеров каждого разряда, кроме первого, через схемы «ИЛИ» .соединены с единичными выходами всех триггеров, .располо20 женных слева,вЂ” при убывании приоритета слева направо, или справа вЂ” при убывании приоритета справа налево.

248777

Составитель Л. В. Скобелева

Корректор А. П. Васильева

Техред С. H. Тараиенко

Редактор Б. Наикииа

Типография, пр. Сапунова, 2

Заказ 3429j8 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва Ж-35, Раушская наб., д. 4/5

Похожие патенты:

Реверсивный дешифратор // 247351

Способ изготовления бескаркасных кубов памяти // 244406

Магнитный накопитель // 244397

Запоминающее устройство // 242974

Матричное запоминающее устройство // 242973

Устройство для регистрации областей устойчивой работы ферритовых матриц // 242969

Устройство для прошивки матриц долговременных запоминающих устройств // 242234

Матричное запоминающее устройство // 239388

Утатор магнитных головок записи- воспроизведения // 239387

Ферритовая плата для магнитных запоминающихустройств // 233750

Постоянное запоминающее устройство (пзу) х-конфигурации // 2134915

Изобретение относится к ПЗУ Х-конфигурации

Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями // 2156013

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Устройство для умножения напряжения // 2159472

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Схема для генерации отрицательных напряжений // 2189686

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Масштабируемое устройство обработки данных // 2201639

Многомерная структура адресации для электронных устройств // 2248626

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Способ неразрушающего хранения и извлечения данных и устройство для осуществления данного способа // 2271581

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Модуль полупроводниковой памяти и приемный блок устройства записи-считывания для него // 2327235

Игровая система, позволяющая определять местоположение игрового устройства в казино // 2335802

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино