Комплементарный дифференциальный усилитель с парафазным выходом

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения. Техническим результатом является повышение стабильности выходного статического синфазного напряжения дифференциального усилителя. Усилитель с парафазным выходом содержит входные транзисторы (1, 2), выходные транзисторы (3, 4, 10, 12), токовое зеркало (5), шины источника питания (6, 8), токостабилизирующие двухполюсники (7, 9, 11, 18, 19), резисторы обратной связи (13, 16), вспомогательный дифференциальный усилитель (15), источник опорного напряжения (20), выходы устройства (14, 17). Токовый выход вспомогательного дифференциального усилителя (15) соединен с коллекторами первого (1) и второго (2) входных транзисторов, причем первый вход вспомогательного дифференциального усилителя (15) не инвертирует фазу сигнала, а второй вход вспомогательного дифференциального усилителя (15) инвертирует фазу входного сигнала. 10 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, мостовых усилителях мощности, фазорасщипителях, компараторах, драйверах дифференциальных линий связи т.п.).

В современной микроэлектронике широко применяются комплементарные каскодные дифференциальные операционные усилители (ДУ) на р-n-р и n-р-n транзисторах, архитектура которых впервые была использована в микросхеме µА741 [1÷5].

Ближайшим прототипом (фиг.1) заявляемого устройства является ДУ, представленный в структуре микросхемы по патенту фирмы Bele Telephone Laboratories US 3.786.362, fig.7, содержащий первый 1 и второй 2 входные транзисторы, эмиттеры которых соединены с эмиттерами соответствующих первого 3 и второго 4 выходных транзисторов, токовое зеркало 5, согласованное с первой 6 шиной источника питания, вход которого связан с объединенными коллекторами первого 1 и второго 2 входных транзисторов, а выход подключен к базам первого 3 и второго 4 выходных транзисторов и через первый 7 токостабилизирующий двухполюсник связан со второй 8 шиной источника питания, первый 9 токостабилизирующий двухполюсник, включенный между коллектором первого 3 выходного транзистора, связанного с базой третьего 10 выходного транзистора и второй 8 шиной источника питания, второй 11 токостабилизирующий двухполюсник, включенный между коллектором второго 4 выходного транзистора, связанного с базой четвертого 12 выходного транзистора и второй 8 шиной источника питания, первый 13 резистор обратной связи, включенный между первым 14 выходом устройства и первым входом вспомогательного дифференциального усилителя 15, второй 16 резистор обратной связи, включенный между вторым 17 выходом устройства и первым выходом вспомогательного дифференциального усилителя 15, второй 18 токостабилизирующий двухполюсник, включенный между коллектором четвертого 12 выходного транзистора, связанного с первым 14 выходом устройства и первой 6 шиной источника питания, третий 19 токостабилизирующий двухполюсник, включенный между коллектором третьего 10 выходного транзистора, соединенного со вторым 17 выходом устройства и первой 6 шиной источника питания, источник опорного напряжения 20, связанный со вторым входом вспомогательного дифференциального усилителя 15, причем эмиттеры третьего 10 и четвертого 12 выходных транзисторов соединены со второй 6 шиной источника питания.

Существенный недостаток известного ДУ состоит в том, что он имеет нестабильный уровень выходного синфазного напряжения, зависящий от параметров второго 13 и третьего 14 источников опорного тока. Это значительно затрудняет его согласование с последующими функциональными узлами.

Основная задача предлагаемого изобретения состоит в создании условий, при которых выходное статическое синфазное напряжение ДУ будет иметь высокую стабильность и нулевое значение.

Поставленная задача решается тем, что в комплементарном дифференциальном усилителе с парафазным выходом (фиг.1), содержащем первый 1 и второй 2 входные транзисторы, эмиттеры которых соединены с эмиттерами соответствующих первого 3 и второго 4 выходных транзисторов, токовое зеркало 5, согласованное с первой 6 шиной источника питания, вход которого связан с объединенными коллекторами первого 1 и второго 2 входных транзисторов, а выход подключен к базам первого 3 и второго 4 выходных транзисторов и через первый 7 токостабилизирующий двухполюсник связан со второй 8 шиной источника питания, первый 9 токостабилизирующий двухполюсник, включенный между коллектором первого 3 выходного транзистора, связанного с базой третьего 10 выходного транзистора и второй 8 шиной источника питания, второй 11 токостабилизирующий двухполюсник, включенный между коллектором второго 4 выходного транзистора, связанного с базой четвертого 12 выходного транзистора и второй 8 шиной источника питания, первый 13 резистор обратной связи, включенный между первым 14 выходом устройства и первым входом вспомогательного дифференциального усилителя 15, второй 16 резистор обратной связи, включенный между вторым 17 выходом устройства и первым выходом вспомогательного дифференциального усилителя 15, второй 18 токостабилизирующий двухполюсник, включенный между коллектором четвертого 12 выходного транзистора, связанного с первым 14 выходом устройства и первой 6 шиной источника питания, третий 19 токостабилизирующий двухполюсник, включенный между коллектором третьего 10 выходного транзистора, соединенного со вторым 17 выходом устройства и первой 6 шиной источника питания, источник опорного напряжения 20, связанный со вторым входом вспомогательного дифференциального усилителя 15, причем эмиттеры третьего 10 и четвертого 12 выходных транзисторов соединены со второй 6 шиной источника питания, предусмотрены новые связи - токовый выход вспомогательного дифференциального усилителя 15 соединен с коллекторами первого 1 и второго 2 входных транзисторов, причем первый вход вспомогательного дифференциального усилителя 15 не инвертирует фазу сигнала, а второй вход вспомогательного дифференциального усилителя 15 инвертирует фазу входного сигнала.

На чертеже фиг.1 показана схема ДУ-прототипа.

На чертеже фиг.2 показана схема заявляемого устройства в соответствии с формулой изобретения.

На чертеже фиг.3 показана схема заявляемого устройства с конкретным выполнением вспомогательного дифференциального усилителя 15 и токового зеркала 5, а также буферными усилителями 24 и 25.

На чертеже фиг.4 показана схема заявляемого устройства с конкретным выполнением токостабилизирующих двухполюсников 18 и 19.

На чертеже фиг.5 показана схема заявляемого ДУ фиг.2 в среде компьютерного моделирования PSipce на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На чертеже фиг.6 показана зависимость коэффициента усиления по напряжению ДУ фиг.5 от частоты.

На чертеже фиг.7 представлена зависимость выходных напряжений для парафазных выходов ДУ фиг.5 от входного синусоидального напряжения с амплитудой u_вх=1 мВ. Графики фиг.7 показывают, что заявляемый ДУ имеет два противофазных выходных напряжения и нулевой уровень выходного синфазного статического напряжения.

На чертеже фиг.8 показана схема ДУ фиг.4 в среде компьютерного моделирования PSipce на моделях интегральных транзисторов ФГУП НПН «Пульсар».

На чертеже фиг.9 показана зависимость коэффициента усиления по напряжению ДУ фиг.8 от частоты.

На чертеже фиг.10 представлена зависимость выходных синфазных напряжений для парафазных выходов от u_вх=100 мкВ.

Комплементарный дифференциальный усилитель с парафазным выходом (фиг.2) содержит первый 1 и второй 2 входные транзисторы, эмиттеры которых соединены с эмиттерами соответствующих первого 3 и второго 4 выходных транзисторов, токовое зеркало 5, согласованное с первой 6 шиной источника питания, вход которого связан с объединенными коллекторами первого 1 и второго 2 входных транзисторов, а выход подключен к базам первого 3 и второго 4 выходных транзисторов и через первый 7 токостабилизирующий двухполюсник связан со второй 8 шиной источника питания, первый 9 токостабилизирующий двухполюсник, включенный между коллектором первого 3 выходного транзистора, связанного с базой третьего 10 выходного транзистора и второй 8 шиной источника питания, второй 11 токостабилизирующий двухполюсник, включенный между коллектором второго 4 выходного транзистора, связанного с базой четвертого 12 выходного транзистора и второй 8 шиной источника питания, первый 13 резистор обратной связи, включенный между первым 14 выходом устройства и первым входом вспомогательного дифференциального усилителя 15, второй 16 резистор обратной связи, включенный между вторым 17 выходом устройства и первым выходом вспомогательного дифференциального усилителя 15, второй 18 токостабилизирующий двухполюсник, включенный между коллектором четвертого 12 выходного транзистора, связанного с первым 14 выходом устройства и первой 6 шиной источника питания, третий 19 токостабилизирующий двухполюсник, включенный между коллектором третьего 10 выходного транзистора, соединенного со вторым 17 выходом устройства и первой 6 шиной источника питания, источник опорного напряжения 20, связанный со вторым входом вспомогательного дифференциального усилителя 15, причем эмиттеры третьего 10 и четвертого 12 выходных транзисторов соединены со второй 6 шиной источника питания. Токовый выход вспомогательного дифференциального усилителя 15 соединен с коллекторами первого 1 и второго 2 входных транзисторов, причем первый вход вспомогательного дифференциального усилителя 15 не инвертирует фазу сигнала, а второй вход вспомогательного дифференциального усилителя 15 инвертирует фазу входного сигнала.

Рассмотрим работу ДУ фиг.2.

Статический режим по току транзисторов предлагаемого ДУ устанавливается двухполюсниками 18, 19 и 8. Причем коллекторные (I_к) и эмиттерные (I_э) токи транзисторов схемы:

I_5.вx=I_5.вых=I₈=3I₀,

Статическое напряжение U₁₄ на выходе Вых.1 (14) и U₁₇ на Вых.2 (17) ДУ (фиг.2) при нулевом входном сигнале (u_вх=0) и близком к нулю входном токе I_вх усилителя тока 15 можно найти из уравнения:

где I_вх - составляющая входного тока дополнительного усилителя 15 в резисторах 13 и 16.

Таким образом, при типовых значениях входного тока вспомогательного дифференциального усилителя 15, а также при R₁₃=R₁₆=500÷1000 Ом выходное синфазное напряжение ДУ (фиг.2) практически равно нулю в широком диапазоне температурных и радиационных воздействий, а также изменений напряжений питания

Это весьма существенно для согласования заявляемого ДУ с последующими функциональными узлами радиоэлектронной аппаратуры.

При синфазном изменении напряжений на входах Вх.1 и Вх.2 напряжения на выходах 14 (U₁₄) и 17 (U₁₇) не изменяются. Однако при этом эмиттерные (коллекторные) токи всех транзисторов остаются постоянными. Поэтому коэффициент ослабления входных синфазных напряжений в заявляемом ДУ достаточно высок.

В схеме фиг.3 из-за наличия дополнительных буферных усилителей 24 и 25 значительно снижаются требования к величине сопротивлений резисторов обратной связи 13 и 16, что позволяет получить на выходах Вых.*1 и Вых.*2 нулевые уровни статических напряжений независимо от статических параметров дополнительных буферных усилителей 24 и 25. Однако в схеме фиг.3 в низкоомной нагрузке, включенной между выходами 14 (Вых.*1) и 17 (Вых.*2), могут быть получены значительно большие мощности, которые определяются свойствами буферных усилителей 24 и 25. Кроме того, в архитектуре фиг. 3 максимальные амплитуды выходных напряжений положительной и отрицательной полярностей близки к сумме напряжений первого 6 и второго 8 источников питания.

Таким образом, предлагаемый ДУ имеет существенные преимущества в сравнении с прототипом.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US №5.521.552, fig.3.

2. Патент SU №736110.

3. Патент US №5.789.949.

4. Патент SU №843164.

5. Патент SU №4.389.579.

Комплементарный дифференциальный усилитель с парафазным выходом, содержащий первый (1) и второй (2) входные транзисторы, эмиттеры которых соединены с эмиттерами соответствующих первого (3) и второго (4) выходных транзисторов, токовое зеркало (5), согласованное с первой (6) шиной источника питания, вход которого связан с объединенными коллекторами первого (1) и второго (2) входных транзисторов, а выход подключен к базам первого (3) и второго (4) выходных транзисторов и через первый (7) токостабилизирующий двухполюсник связан со второй (8) шиной источника питания, первый (9) токостабилизирующий двухполюсник, включенный между коллектором первого (3) выходного транзистора, связанного с базой третьего (10) выходного транзистора и второй (8) шиной источника питания, второй (11) токостабилизирующий двухполюсник, включенный между коллектором второго (4) выходного транзистора, связанного с базой четвертого (12) выходного транзистора и второй (8) шиной источника питания, первый (13) резистор обратной связи, включенный между первым (14) выходом устройства и первым входом вспомогательного дифференциального усилителя (15), второй (16) резистор обратной связи, включенный между вторым (17) выходом устройства и первым выходом вспомогательного дифференциального усилителя (15), второй (18) токостабилизирующий двухполюсник, включенный между коллектором четвертого (12) выходного транзистора, связанного с первым (14) выходом устройства и первой (6) шиной источника питания, третий (19) токостабилизирующий двухполюсник, включенный между коллектором третьего (10) выходного транзистора, соединенного со вторым (17) выходом устройства и первой (6) шиной источника питания, источник опорного напряжения (20), связанный со вторым входом вспомогательного дифференциального усилителя (15), причем эмиттеры третьего (10) и четвертого (12) выходных транзисторов соединены со второй (6) шиной источника питания, отличающийся тем, что токовый выход вспомогательного дифференциального усилителя (15) соединен с коллекторами первого (1) и второго (2) входных транзисторов, причем первый вход вспомогательного дифференциального усилителя (15) не инвертирует фазу сигнала, а второй вход вспомогательного дифференциального усилителя (15) инвертирует фазу входного сигнала.