Устройство для защиты от обращения по ложномуадресу

 

О П И C А Н И Е 25637I

ИЗОБРЕТЕНИЯ

Coes Соаетских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 05.VI 1.1968 (¹ 1254409/18-24) Кл, 42Ш, 9/06

12гп:, 11,:00 с присоединением заявки ¹

Приоритег

МПК 6 06f

G 061

УДК 681.326.33 (088.8) Комитат по делам иаооратакий и открцтий при Совета Иииистроо

СССР

Опубликовано 04.Х1.1969. Бюллетень № 34

Дата опубликования описания 10.1Ъ .1970

Авторы и: обретения

Е. Г. Ипатов и H. А. Шевелева

/ 1

Центральный научно-исследовательский институт компл ксной-, автоматизации

Заявитель

УСТРОЙСТВО ДЛЯ ЗАЩHTbI ОТ ОБРАЩЕНИЯ ПО ЛОЖНОМУ

АДРЕСУ

Изобретение относится к области вычислительной техники.

Известны устройства для защиты от обращения по ложному адресу, содержащие схему сравнения, входы которой соединены с выходами регистра, дешифратор кода адреса и логические схем ы «И» и «ИЛИ».

Однако такие устройства сложны, так как, кроме указанны: элем ентов, содержат накопительь.

Предложенное устройство отличается от известных тем, что для упрощения устройства в нем одни входы всех схем «И» соединены с выходами дешифратора кода адреса, другие входы соединены с источниками сигналов нуля и единицы, а выходы схем «И» через схемы

«ИЛИ» соединены со входами схемы сравнения.

"la чертеже дана схема предлагаемого устройства защиты.

Оно содержит разрядный накопительный регистр 1, схему сравнения 2, дешифратор 8 адреса, собирательные схемы 4 и двухкодовые схемы совпадения б.

К одним входам схемы сравнения 2 подключены выходы 7, +7„регистра 1, а к другим— выходы 8т+8„собирательных схем 4. На входы каждой собирательной схемы 4 подключены выходы 9;, схем совпадения 5, относящихся к одному разряду. К одному из,входов схем совпадения 5 подключается одна из т выходных шин 10 дешифратора адреса 8, (где и— число массивов накопителя вычислительной машины), а к другому входу схем совпаде5 ния б через коммутирующий элемент или запаянным монтажом подаются выходы от источника сигналов «!» или источника сигналов «О».

Посредством ком мутирующих элементов или постоянного монтажа набирается код-ключ, 10 соответствующий определенному массиву накопителя вычислительной машины. Для каждого кода-ключа отводится один горизонтальный ряд схем совпадения 5.

Перед ооращением (.110 серией сбращений)

15 подается сигнал «1» на вход 6,. регистра I в разряд, соответствующий определенному устройству (группе устройств) или определенной программе (группе программ), которые будут обращаться к накопителю вычислительной ма20 шины.

При обращении адрес информации одновременно с подачей в накопитель вычислительной машины подается на вход 1! дешифратора адреса 8. При этом появляется сигнал на одной из шин 10 дешифратора адреса 8, соответствующей номеру массива, в котором находится данная информация. Этот сигнал разрешаег передачу кода-ключа данного массива на входы 8 схемы сравнения 2.

30 В случае совпадения «1» хотя бы в одном

Предмет изобретения

Состявп гспь Б Воликов

Техред T. П, Курилко Корректор Г. П. Шильман

Гедактор Л. А Утехина

Заказ 574/8 Тираж 480 Подписное

ЦНИИГ!И Комитета по делам изобретений и открытий при Совете Министров СССР

Москва Ж-35. Раушская наб., д. 4/5

Типография, lip. Сапунова. 2 разряде кода-ключа и информации, записанной в регистре 1, с выхода 12 схемы сравнения выдается сигнал, разрешающий обращение и накопителю вычислительной машины. В противном случае обращение запрещается.

Предлагаемое устройство целесообразно применять в вы шслптельных машинах, предназначенных для управления производственными процессами, где многократно решаются одни и те же задачи, массивы накопителя распределены между устройствами и программами и не требуется оперативное изменение кодов-ключей.

Устройство для защиты от обращения по ложному адресу, содержащее схему сравнения, входы которои соединены с выходами регистра, дешифратор кода адреса и логические схемы «И» и «ИЛИ», отличающееся тем, что, с целью упрощения устройства, в нем одни входы всех схем «И» соединены с выходами дешифратора кода адреса, друтие входы соединены с источниками сигналов нуля и единицы, а выходы схем «И» через схемы «ИЛИ» соед|шены сО входамп схемы сравнения,