Rs-триггер с многозначным внутренним представлением сигналов

Авторы патента:

Будяков Петр Сергеевич (RU)

Чернов Николай Иванович (RU)

Югай Владислав Яковлевич (RU)

Прокопенко Николай Николаевич (RU)

H03K3/286 - Импульсная техника (измерение импульсных характеристик G01R; механические счетчики с электрическим входом G06M; устройства для накопления /хранения/ информации вообще G11; устройства хранения и выборки информации в электрических аналоговых запоминающих устройствах G11C 27/02; конструкция переключателей для генерации импульсов путем замыкания и размыкания контактов, например с использованием подвижных магнитов, H01H; статическое преобразование электрической энергии H02M;генерирование колебаний с помощью схем, содержащих активные элементы, работающие в некоммутационном режиме, H03B; импульсная модуляция колебаний синусоидальной формы H03C;H04L ; схемы дискриминаторов с подсчетом импульсов H03D;

Владельцы патента RU 2514789:

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") (RU)

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации. Техническим результатом является повышение быстродействия и создание элементной базы вычислительных устройств, работающих на принципах многозначной линейной алгебры. Устройство содержит R и S входы, выходные транзисторы, источник вспомогательного напряжения, инвертирующие усилители, в качестве которых используются токовые зеркала, токовые выходы, источники опорного тока, шины источника питания, дополнительные транзисторы. 1 з.п. ф-лы, 16 ил.

Предлагаемое изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации и т.п.

В различных вычислительных и управляющих системах широко используются устройства, реализованные на основе RS-триггеров, которые имеют два состояния в зависимости от потенциальных сигналов на R или S-входах [1-20]. Входные и выходные сигналы в классических триггерах представляют собой высокий или низкий потенциалы, соответствующие логической «1» или логическому «0» булевой алгебры.

В работе [21], а также монографиях соавтора настоящей заявки [22-23] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока I₀. Заявляемое устройство относится к этому типу вычислительных устройств.

Ближайшим прототипом заявляемого устройства является RS-триггер, представленный в патенте RU № 2119716. Он содержит (фиг.1) R(1) и S(2) входы, выходные транзисторы 3 и 4, базы которых подключены к источнику вспомогательного напряжения 5, первый 6 и второй 7 инвертирующие усилители с соответствующими первым 8 и вторым 9 токовыми выходами, первый 10 источник опорного тока, первую 11 и вторую 12 шины источника питания.

Существенный недостаток известного RS-триггера состоит в том, что он, используя потенциальные двоичные сигналы, обладает усложненной структурой связей, нелинейностью рабочих режимов элементов и критичностью параметров структуры ПС, а также входных сигналов, что в конечном итоге приводит к снижению его быстродействия.

Основная задача предлагаемого изобретения состоит в создании устройства, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов, определяемое состоянием входных токовых сигналов. В конечном итоге это позволяет повысить быстродействие и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [22-23].

Поставленная задача решается тем, что в RS-триггере с многозначным внутренним представлением сигналов (фиг.1), содержащем R (1) и S (2) входы, выходные транзисторы 3 и 4, базы которых подключены к источнику вспомогательного напряжения 5, первый 6 и второй 7 инвертирующие усилители с соответствующими первым 8 и вторым 9 токовыми выходами, первый 10 источник опорного тока, первую 11 и вторую 12 шины источника питания, предусмотрены новые элементы и связи - в качестве первого 6 и второго 7 инвертиртирующих усилителей используются соответствующие первое 6 и второе 7 токовые зеркала, согласованные с первой 11 шиной источника питания, вход первого 6 токового зеркала соединен с коллектором первого 3 выходного транзистора, вспомогательный токовый выход 13 первого 6 токового зеркала соединен с эмиттером второго 4 выходного транзистора и S-входом (2) триггера, а также через второй 14 источник опорного тока связан со второй 12 шиной источника питания, вход второго 7 токового зеркала соединен с коллектором второго 4 выходного транзистора, вспомогательный токовый выход 15 второго 7 токового зеркала соединен с эмиттером первого 4 выходного транзистора и R-входом (1) триггера, а также через первый 10 источник опорного тока связан со второй 12 шиной источника питания, причем в качестве противофазных токовых выходов RS-триггера используются токовые выходы 8 и 9 первого 6 и второго 7 токовых зеркал.

Схема RS-триггера - прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с пп.1 и 2 формулы изобретения для случая, когда первый 3 и второй 4 выходные транзисторы имеют n-р-n тип проводимости.

На чертеже фиг.3 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения для случая, когда первый 3 и второй 4 выходные транзисторы имеют р-n-р тип проводимости (примеры построения первого 6 и второго 7 токовых зеркал даны на чертеже фиг.9).

На чертеже фиг.4 приведена схема RS-триггера фиг.3 на идеальных элементах в среде Cadence на моделях SiGe инитегральных транзисторов.

На чертеже фиг.5 показан статический режим RS-триггера фиг.4 при входном токе на S входе I7=500 мкА.

На чертеже фиг.6 приведены временные диаграммы входных и выходных токов RS-триггера фиг.4.

На чертеже фиг.7 представлены временные диаграммы задержек в выходном токовом сигнале.

На чертеже фиг.8 представлена входная логика для построения RSC-триггера на базе заявляемого RS-триггера.

На чертеже фиг.9 показана схема RSC-триггера в среде MicroCap и функциональные обозначения его выводов на блоке «StageT» с входной логикой фиг.8 RS триггера фиг.3.

На чертеже фиг.10 показана функциональная схема и соединение выводов RS-триггера с блоком питания «Supply» (фиг.11), входным блоком преобразования потенциальных сигналов в токовые «Input» (фиг.12) и RS-триггером «StageT» (фиг.3).

На чертеже фиг.11 показан частный вариант построения цепей смещения потенциалов и питающих напряжений RS-триггера в виде блока питания «Supply».

На чертеже фиг.12 показан блок «Input» для формирования входных токовых сигналов RS-триггера фиг.3 из потенциальных сигналов. В большинстве случаев блок «Input» может отсутствовать.

На чертеже фиг.13 приведены временные диаграммы входных и выходных токовых сигналов одноступенчатого RSC-триггера фиг.9 (последовательность графиков: токи S, R, С, Q1, Q2).

На чертеже фиг.14 показан двухступенчатый RSC-триггер, реализуемый на основе заявляемого RS триггера.

На чертеже фиг.15 приведены временные диаграммы входных и выходных токовых сигналов двухступенчатого триггера фиг.14 (последовательность графиков: токи S, R, С, Q1_1, Q2_1, Ql_2, Q2_2).

На чертеже фиг.16 показан вариант построения Т-триггера на базе предлагаемого RS-триггера фиг.3.

RS-триггер с многозначным внутренним представлением сигналов фиг.2 содержит R (1) и S (2) входы, выходные транзисторы 3 и 4, базы которых подключены к источнику вспомогательного напряжения 5, первый 6 и второй 7 инвертирующие усилители с соответствующими первым 8 и вторым 9 токовыми выходами, первый 10 источник опорного тока, первую 11 и вторую 12 шины источника питания. В качестве первого 6 и второго 7 инвертиртирующих усилителей используются соответствующие первое 6 и второе 7 токовые зеркала, согласованные с первой 11 шиной источника питания, вход первого 6 токового зеркала соединен с коллектором первого 3 выходного транзистора, вспомогательный токовый выход 13 первого 6 токового зеркала соединен с эмиттером второго 4 выходного транзистора и S-входом (2) триггера, а также через второй 14 источник опорного тока связан со второй 12 шиной источника питания, вход второго 7 токового зеркала соединен с коллектором второго 4 выходного транзистора, вспомогательный токовый выход 15 второго 7 токового зеркала соединен с эмиттером первого 4 выходного транзистора и R-входом (1) триггера, а также через первый 10 источник опорного тока связан со второй 12 шиной источника питания, причем в качестве противофазных токовых выходов RS-триггера используются токовые выходы 8 и 9 первого 6 и второго 7 токовых зеркал.

Кроме этого, на чертеже фиг.2, в соответствии с п.2 формулы изобретения, в схему введены первый 16 и второй 17 дополнительные транзисторы, базы которых соединены с источником вспомогательного напряжения 5, эмиттеры соединены с эмиттерами соответствующих первого 3 и второго 4 выходных транзисторов, а коллекторы связаны с соответствующими вспомогательными токовыми выходами 18 и 19 устройства.

В качестве первого 6 и второго 7 токовых зеркал авторы рекомендуют использовать классические схемы, примеры построения которых даны на чертеже фиг.8 (элементы 26, 27) и чертеже фиг.9. Необходимый коэффициент передачи по току данных функциональных узлов (Ко=1÷2, фиг.2, фиг.3) устанавливается выбором соответствующих площадей эмиттерных переходов применяемых транзисторов.

Схема фиг.3 соответствует п.1 формулы изобретения, но реализована на р-n-р транзисторах 3 и 4.

Двухполюсники 20 и 21 моделируют свойства нагрузки RS-триггера по выходам 8 и 9. Входная логика RS-триггера фиг.8 реализована на транзисторах 22, 23, 24, 25, 26, 27. Входной логический сигнал данной логики подается на вход 28, а синхросигнал - на вход 29. Для установления статического режима логики используется вход 30, на который подается квант тока I₀.

Рассмотрим работу предлагаемой схемы RS-триггера фиг.3.

Как известно, различают два режима работы триггера:

- режим установки триггера в некоторое состояние;

- режим хранения состояния.

Режим хранения состояния характеризуется отсутствием втекающих квантов тока на его входах Bx.R (1) и Bx.S (2). Если в состоянии «логический 1», например, транзистор 3 открыт, то в его коллекторной цепи протекает ток, равный кванту тока, задаваемый источником опорного тока 10. При этом первое 6 токовое зеркало через вспомогательный токовый выход 13 отбирает на себя квант тока источника опорного тока 14. Ток коллектора транзистора 4 отсутствует, следовательно, отсутствует и ток во втором 7 токовом зеркале. Поэтому его вспомогательный выход 15 не влияет на режим работы транзистора 3 и режим хранения RS-триггера, таким образом, поддерживается. При хранении триггером состояния «логического «0», когда открыт транзистор 4, процессы протекают аналогично.

Установка состояния RS-триггера производится подачей на один из его входов (R-вход (1) или S-вход (2)) управляющего сигнала в виде втекающего кванта тока. Пусть триггер находится в состоянии «логический 1». Подача кванта тока на R-вход (1) приводит к «пропаданию» тока через транзистор 3, он закрывается, при этом исчезает входной, а следовательно, и выходной ток токового зеркала 6 на вспомогательном выходе 13 и квант тока источника опорного тока 14 через транзистор 4 подается на вход токового зеркала 7. В результате квант тока опорного источника тока 10 направляется на вспомогательный выход 15 токового зеркала 7. По окончании управляющего кванта тока на R-входе (1) установленное состояние сохраняется. Переключение триггера из состояния «логического 0» в состояние «логический 1» с помощью управляющего кванта тока на S-входе (2) происходит аналогично.

Показанные на чертежах фиг.6, фиг.7, фиг.10, фиг.13, фиг.15 результаты моделирования подтверждают указанные свойства заявляемой схемы, которая может также реализовываться в базисе КМОП транзисторов. Следует отметить, что кратковременные импульсы на выходе триггера, возникающие в момент переключения входных сигналов, характерные и для других известных RS-триггеров, определяются различными временами переключения токовых зеркал и могут быть устранены в реальных схемах средствами технологии.

Таким образом, рассмотренные схемотехнические решения RS-триггеров характеризуются многозначным состоянием внутренних сигналов и двоичным представлением сигнала на его токовом выходе и могут быть положены в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 8.115.522 fig.2

2. Патент US 7.626.433

3. Патент US 7.236.029 fig.3

4. Патент US 6.268.752 fig.4

5. Патент US 6.486.720

6. Патентная заявка US 2002/0003443 fig.4

7. Патент US 6.714.060

8. Патент US 5.025.174

9. Патент US 5.945.858

10. Патент US 5.892.382 fig.2

11. Патент US 5.844.437 fig.2

12. Патент US 5.220.212

13. Патент US 5.815.019 fig.1

14. Патент US 5.541.544 fig.1

15. Патент US 5.001.361 fig.3

16. Патент US 5.969.556 fig.1

17. Патент US 4.156.819 fig.2

18. Патент US 4.779.009 fig.4

19. Патент US 4.309.625 fig.4

20. Патент US 3.305.728

21. Малюгин В.Д. Реализация булевых функций арифметическими полиномами.// Автоматика и телемеханика, 1982, №4, с.84-93.

22. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел.// Монография. - Таганрог: ТРТУ, 2001. - 147 с.

23. Чернов Н.И. Линейный синтез цифровых структур АСОИУ.// Учебное пособие. - Таганрог: ТРТУ, 2004 г. - 118 с.

1. RS-триггер с многозначным внутренним представлением сигналов, содержащий R (1) и S (2) входы, выходные транзисторы (3) и (4), базы которых подключены к источнику вспомогательного напряжения (5), первый (6) и второй (7) инвертирующие усилители с соответствующими первым (8) и вторым (9) токовыми выходами, первый (10) источник опорного тока, первую (11) и вторую (12) шины источника питания, отличающийся тем, что в качестве первого (6) и второго (7) инвертирующих усилителей используются соответствующие первое (6) и второе (7) токовые зеркала, согласованные с первой (11) шиной источника питания, вход первого (6) токового зеркала соединен с коллектором первого (3) выходного транзистора, вспомогательный токовый выход (13) первого (6) токового зеркала соединен с эмиттером второго (4) выходного транзистора и S-входом (2) триггера, а также через второй (14) источник опорного тока связан со второй (12) шиной источника питания, вход второго (7) токового зеркала соединен с коллектором второго (4) выходного транзистора, вспомогательный токовый выход (15) второго (7) токового зеркала соединен с эмиттером первого (4) выходного транзистора и R-входом (1) триггера, а также через первый (10) источник опорного тока связан со второй (12) шиной источника питания, причем в качестве противофазных токовых выходов RS-триггера используются токовые выходы (8) и (9) первого (6) и второго (7) токовых зеркал.

2. RS-триггер с многозначным внутренним представлением сигналов по п.1, отличающийся тем, что в схему введены первый (16) и второй (17) дополнительные транзисторы, базы которых соединены с источником вспомогательного напряжения (5), эмиттеры соединены с эмиттерами соответствующих первого (3) и второго (4) выходных транзисторов, а коллекторы связаны с соответствующими вспомогательными токовыми выходами (18) и (19) устройства.

Изобретение относится к эмиссионной спектроскопии. Технический результат заключается в повышении точности количественного определения исследуемых составов с возможностью работы в режиме спектроскопии с временным разрешением. В заявке описан генератор зажигания для генерирования искрового разряда оптической эмиссионной спектроскопии (OES), в котором искровой разряд обладает формой кривой тока, содержащей первый модулированный участок, который включает множество пиков относительно большого тока и высокого градиента с переменной амплитудой и(или) длительностью между пиками, и второй модулированный участок относительно малого тока и низкого градиента, который по существу не имеет модулированных пиков.

Генератор импульсов на индуктивном накопителе энергии с трансформаторной связью // 2510963

Изобретение относится к области мощной сильноточной импульсной электротехники и может использоваться для генерации мощных импульсов наносекундной длительности.

Высоковольтный коммутатор с динамическим ограничением энергии // 2510774

Изобретение относится к области преобразовательной техники. В состав высоковольтного коммутатора входят блок электронных ключей и быстродействующий коммутатор.

Импульсный электроискровой генератор энергии // 2510131

Изобретение относится к электроэнергетике и может быть использовано в системах электроснабжения различных сфер народного хозяйства. Достигаемый технический результат - снижение затрат энергии от внешнего первичного источника электрической энергии.

Электроискровой генератор энергии // 2510130

Изобретение относится к энергетическим установкам, предназначенным для получения электрической энергии из газового электрического разряда. Техническим результатом является повышение стабильности, надежности и эффективности преобразования энергии при работе, который достигается за счет того, что устройство, содержащее первый и второй электроды, разделенные газовым разрядным промежутком, источник высокого напряжения, первый полюс которого соединен с первым электродом, а второй - с первым выводом первой индуктивности, второй вывод которой соединен со вторым электродом, дополнительно снабжено набором первых электродов, разделенных газовыми разрядными промежутками по отношению к второму электроду, и набором источников высокого напряжения, первые полюса каждого из которых соединены с одним из первых электродов набора первых электродов, а вторые полюса источников высокого напряжения из набора источников высокого напряжения соединены с первым выводом первой индуктивности, при этом второй электрод выполнен секционным, а первые электроды разделены между собой изолирующими перегородками, с возможностью образования отдельных газовых полостей между вторым электродом и каждым первым электродом.

Троичный d-триггер (варианты) // 2510129

Группа изобретений относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначена для создания троичных триггеров.

Генератор импульсов тока // 2509409

Предлагаемое устройство относится к области импульсной техники и предназначено для питания обмоток возбуждения устройств, создающих импульсные магнитные поля, в частности для питания обмоток возбуждения двигателей возвратно-поступательного движения (в.п.д.).

Триггер, регистр сдвига, схема возбуждения устройства отображения, устройство отображения и панель устройства отображения // 2507680

Изобретения относятся к вычислительной технике и могут быть использованы в устройствах отображения. Техническим результатом является уменьшение размеров устройства.

Объемный микроблок вакуумных интегральных схем логических свч-систем обратной волны // 2507679

Изобретение относится к электронной технике и может быть использовано в производстве электровакуумных СВЧ-микроблоков с вакуумными интегральными схемами (ИС) и другими схемами.

Электрический генератор // 2505916

Изобретение относится к электротехнике и может найти применение в изделиях различных отраслей техники. Технический результат состоит в исключении подвижных частей.

Устройство для компонентов высоковольтной импульсной системы испытания // 2517999

Изобретение относится к устройству для компонентов высоковольтной импульсной системы испытания, предпочтительно для контроля качества мощных трансформаторов. Сущность: в устройстве для компонентов высоковольтной импульсной системы испытания, содержащей генератор импульсов и вспомогательные компоненты, а именно ограничительный разрядный промежуток (2), делитель (3) напряжения и компенсатор (4) перенапряжений, по меньшей мере два из вспомогательных компонентов установлены на общей основной раме с одним единственным головным электродом (11) для вспомогательных компонентов. Технический результат: сокращение пространственной протяженности и числа гальванических соединений. 5 з.п. ф-лы, 2 ил.

Способ и устройство обезвреживания противодесантных мин и подводных роботов разведчиков // 2525328

Изобретение относится к области траления морских акваторий и может быть использовано для вывода из строя противодесантных мин и подводных роботов-разведчиков, имеющих неконтактные гидроакустические и магнитные датчики цели и ориентации в прибрежной зоне. Заявлены способ обезвреживания противодесантных мин и подводных роботов-разведчиков и устройство для его осуществления. Способ заключается в том, что осуществляется комплексное силовое воздействие электрогидравлическим ударом и импульсным магнитным полем, при этом воздействие осуществляется одновременно. Устройство обезвреживания содержит высоковольтный импульсный источник электроэнергии (1), незамкнутый токопроводящий контур (2), высоковольтный подводный разрядник (3). Повышается надежность обезвреживания противодесантных мин и подводных роботов-разведчиков. 2 н.п. ф-лы, 1 ил.

Устройство формирования сильноточных импульсов // 2531560

Устройство относится к высоковольтной импульсной технике и может быть использовано в ускорителях заряженных частиц и устройствах для формирования сильноточных импульсов. Достигаемый технический результат - повышение стабильности выходного напряжения и надежности работы. Устройство формирования сильноточных импульсов содержит импульсный зарядный трансформатор и разрядный контур, включающий в себя, по меньшей мере, один заряжаемый от зарядного трансформатора энергозапасающий конденсатор и, по меньшей мере, один управляемый трехэлектродный разрядник, а также устройство для запуска трехэлектродного разрядника, поджигающий импульсный трансформатор, конденсатор и неуправляемый двухэлектродный разрядник, причем конденсатор подключен к отводу вторичной обмотки зарядного трансформатора через резистор. 1 з.п. ф-лы, 4 ил.

Способ импульсной зарядки емкостного накопителя энергии // 2534037

Изобретение относится к импульсной технике. Техническим результатом является возможность зарядки емкостного накопителя от нестабилизированного источника питания до уровня напряжения, превышающего напряжение источника питания, а также возможность изменения уровня напряжения, до которого можно зарядить накопитель, в каждом цикле его зарядки-разрядки вне зависимости от начальных условий. Способ зарядки заключается в том, что источник внешней ЭДС подключают управляемым ключом S к последовательному LCR контуру с диодом до момента времени, пока полная энергия, запасенная в контуре, с учетом линейной компенсации активных потерь, не достигнет величины, соответствующей заданному уровню напряжения на емкостном накопителе, после чего источник ЭДС отключают от контура ключом, и процесс зарядки завершается через диод в режиме свободных колебаний. 1 з.п. ф-лы, 4 ил.

Генератор комбинированных сигналов баркера // 2538279

Изобретение относится к системам с кодовым разделением каналов или с использованием сигналов с расширенным спектром. Технический результат - получение новых более сложных, нежели сигналы Баркера, сигналов, обладающих значительно большей помехоустойчивостью. Генератор сигналов Баркера-Волынской содержит два формирователя одиннадцатиэлементного сигнала Баркера, первый и второй формирователи трехэлементного сигнала Баркера, первый и второй формирователи семиэлементного сигнала Баркера, тактовый генератор, делитель частоты на три, делитель частоты на семь, делитель частоты на одиннадцать, сумматор по модулю два, инвертор, первый переключатель, второй двухсекционный переключатель и третий переключатель. 3 ил.

Обнаружитель комбинированных сигналов баркера // 2538280

Изобретение относится к системам с кодовым разделением каналов или с использованием сигналов с расширенным спектром. Технический результат - обнаружение сигналов более сложных и помехоустойчивых, нежели сигналы Баркера. Обнаружитель комбинированных сигналов содержит один стодвадцатиразрядный регистр сдвига PC, девять сумматоров: СМ121, СМ77/1, СМ77/2, СМ49, СМ33/1, СМ33/2, СМ21/1, СМ21/2, СМ9 с количеством входов соответственно: сто двадцать один, семьдесят семь, семьдесят семь, сорок девять, тридцать три, тридцать три, двадцать один, двадцать один, девять, компаратор КП с резисторами R0, R, R1, R2, R3, R4, R5, потенциометр R6, двухсекционный переключатель П на девять позиций, причем выход каждого разряда, начиная с первого, регистра сдвига PC соединен с соответствующим входом сумматоров, выходы которых соединены с входными клеммами первой секции двухсекционного переключателя П, при этом каждый сумматор содержит операционный усилитель ОУ, инвертирующий вход которого соединен с его выходом, а также с соответствующими выходами регистра сдвига PC через резисторы R непосредственно либо через включенные последовательно с резисторами аналоговые инверторы. 2 ил.

Способ подбора профиля высоковольтных кольцевых экранов // 2538917

Способ подбора профиля высоковольтных кольцевых экранов относится к высоковольтной импульсной технике и может быть использован в генераторах высоковольтных импульсов и ускорителях заряженных частиц при подборе профиля закругления острых торцевых кромок проводников сильноточных формирующих линий. Достигаемый технический результат - снижение напряженности электрического поля на поверхности экрана. Способ характеризуется тем, что используют профиль тела вращения, имеющего гладкую образующую, профиль образующей выбирают по форме одной из эквипотенциальных линий электрического поля, образованного двумя вспомогательными электродами, выполненными в виде групп цилиндрических и конических элементов, один электрод заземлен, другой имеет потенциал высоковольтного экрана, при этом для подбора профиля экрана используют эквипотенциальную линию с разностью потенциалов 0.3-0.7 U относительно любого электрода, где U - напряжение между вспомогательными электродами. 3 ил.

Триггер комплементарной металл-оксид-полупроводниковой структуры микросхемы // 2541894

Изобретение относится к области вычислительной техники и может быть использовано в элементах управления микропроцессорных КМОП микросхемах и элементах считывания запоминающих устройств. Техническим результатом является повышение устойчивости к воздействию одиночных ядерных частиц без избыточного увеличения площади, занимаемой триггером на кристалле в составе интегральной КМОП микросхемы. Триггер состоит из пар NМОП и РМОП транзисторов, соединенных между собой, с шиной источника питания, линиями управления и выходными линиями, транзисторы объединены в два блока, каждый из которых содержит две группы из двух NМОП транзисторов и двух РМОП транзисторов, причем два блока транзисторов размещены на кристалле интегральной микросхемы один от другого на расстоянии, равном или больше порогового расстояния, для исключения одновременного воздействия одиночной ядерной частицы на оба блока транзисторов с уровнем больше порогового. 1 табл., 2 ил.

Генератор непрерывных случайных сигналов произвольной длины // 2541897

Изобретение относится к области создания устройств для генерирования широкополосных случайных стационарных процессов с заданными собственными и взаимными спектральными плотностями мощности. Технический результат заключается в повышении быстродействия работы устройства с быстрой петлей коррекции. Устройство генератора содержит цифровой модуль для формирования последовательностей случайных сигналов с использованием косинусоидального окна Ханна, а также цифровую обработку с использованием циклически меняющихся буферов для доступа к памяти DMA и аналоговые фильтры низкой частоты. 9 ил.

Способ цифровой генерации непрерывного случайного процесса произвольной длины // 2541904

Изобретение относится к способам создания широкополосных случайных сигналов с заданными собственными спектральными плотностями мощности при испытаниях аппаратуры на вибростойкость к воздействиям случайной вибрации. Техническим результатом является повышение быстродействия преобразования с быстрой петлей коррекции. В способе генерируют непрерывный случайный процесс произвольной и заданной длины с использованием дискретных цифровых преобразований для управления несколькими вибростендами при их испытаниях с использованием циклически меняющихся буферов для доступа к памяти DMA. 6 ил.