Устройство для обнаружения отказов в шаговом электроприводе

Изобретение относится к области электротехники и может быть использовано в системах с шаговым электроприводом на базе трехфазных, четырехфазных и шестифазных шаговых двигателей. Техническим результатом является расширение функциональных возможностей за счет обеспечения известных режимов коммутации и стоянки для двигателей с различным числом фазных обмоток, обеспечения работы шагового двигателя в режиме переменной тактности, управляемой по шинам выбора режима коммутации, а также автоматического определения отказов в работе шагового электропривода благодаря сравнению кодов фактической запитки двигателя формируемых известными пороговыми датчиками фазных токов и напряжений с эталонными кодами дублирующего информационного канала. В устройство для обнаружения отказов в шаговом электроприводе введены второй групповой информационный выход эталонных коммутационных комбинаций, цифровой компаратор, новые функциональные связи, указанные в материалах заявки. 2 ил., 2 табл.

 

Изобретение относится к области автоматики и может быть использовано в системах с шаговым электроприводом на базе трехфазных, четырехфазных и шестифазных шаговых двигателей.

Известно устройство для обнаружения отказов в шаговом электроприводе [1], содержащее шаговый двигатель, в цепь каждой j фазы которого включены последовательно пороговые датчики тока I_j, а параллельно каждой обмотке включены пороговые датчики напряжения U_j, конъюнкции которых I_j^U_j подключены к одноименным разрядным входам реверсивного регистра сдвига и первым входам элемента сравнения, вторые входы которого соединены с одноименными выходами реверсивного сдвигового регистра. При этом режим прямого или реверсивного сдвига определяется логическим уровнем шины реверса, а модуль сдвига -количеством импульсов на тактовой шине. Исходное содержимое регистра, соответствующее начальной комбинации включения фаз, загружается в регистр по сигналу на шине начальной установки. В рабочем режиме по каждому тактовому импульсу происходит циклический сдвиг начального содержимого регистра и его сравнение с коммутационной комбинацией включения фаз и в случае их несовпадения формируется сигнал «отказ».

К недостаткам устройства следует отнести то, что отказ не будет обнаружен, если все фазы находятся под током или все фазы обесточены. Кроме того, при исправной работе в режиме парной коммутации устройство формирует ложный сигнал «отказ».

Наиболее близким к заявленному устройству является устройство для управления шаговым двигателем [2], содержащее первую - третью шины выбора режима коммутации, шину управления, тактовую шину, шину реверса, реверсивный счетчик, первый, второй и третий входы которого соединены с шинами управления, тактовой, реверса соответственно, постоянное запоминающее устройство, шину разрешения чтения, при этом первый - четвертый выходы реверсивного счетчика соединены с одноименными входами постоянного запоминающего устройства, пятый -восьмой входы которого соединены с третьей, второй, первой, седьмой шинами выбора режима коммутации и разрешения чтения соответственно, а выходы первый - шестой являются одноименными выходами устройства управления шаговым двигателем. Устройство обеспечивает известные режимы коммутации и стоянки для двигателей с различным числом фазных обмоток в режиме переменной тактности, управляемом по шинам выбора режима коммутации.

К недостаткам устройства следует отнести отсутствие режима автоматической диагностики отказов.

Заявляемое изобретение направлено на расширение функциональных возможностей устройства.

Это достигается тем, что в устройство дополнительно введены седьмой - двенадцатый выходы постоянного запоминающего устройства, образующие его второй групповой выход, цифровой компаратор, выход «неравенство операндов» которого является информационным выходом устройства обнаружения отказов, второй групповой вход компаратора соединен с одноименным групповым выходом постоянного запоминающего устройства, первый групповой выход которого через усилители мощности, пороговые датчики фазовых токов, напряжений, логические элементы И соединен с первым групповым входом компаратора.

На фиг.1 приведена блок-схема устройства, на фиг.2 - схема подключения фазных обмоток трехфазного двигателя, а также циклы трехтактной и шеститактной реверсивной коммутации и соответствующие им диаграммы поля статора.

Устройство содержит шины выбора режима коммутации 1-3, шину управления 4, тактовую шину 5, шину реверса 6, шину разрешения чтения 7, реверсивный 2/12 счетчик 8, постоянное запоминающее устройство 9, усилители мощности с пороговыми датчиками тока и напряжения 10, логическими элементами И 13, цифровой компаратор 11, шину информационную выходную 12.

Шины выбора режима коммутации 3, 2, 1 соединены со входами 5, 6, 7 постоянного запоминающего устройства соответственно, шина управления 4 подсоединена к первому входу реверсивного счетчика 8, тактовая шина 5 и шина реверса 6 подключены ко второму и третьему входам реверсивного счетчика соответственно, шина разрешения чтения 7 соединена с восьмым входом постоянного запоминающего устройства 9, выходы 1, 2, 3, 4 реверсивного счетчика соединены с одноименными адресными входами постоянного запоминающего устройства 9, первый групповой выход которого через усилители мощности, пороговые датчики 10 тока и напряжения, логические элементы И 13 соединен с первым групповым входом цифрового компаратора 11, второй групповой вход которого соединен с вторым групповым выходом постоянного запоминающего устройства, выход компаратора 11 соединен с выходной информационной шиной 12.

Устройство для обнаружения отказов в шаговом электроприводе работает следующим образом.

При начальной подготовке устройства к работе подключают фазовые обмотки двигателя к соответствующим пороговым датчикам и усилителям мощности, устанавливают код режима старшими разрядами адреса а₅, а₆, а₇ на первой - третьей шинах выбора режима коммутации. Установка логической переменной V=1 шины 4 управления разрешает счет импульсов, поступающих по тактовой шине 5, на увеличение или уменьшение кода состояния реверсивного счетчика 8 в зависимости от уровня на шине 6 реверса. При наличии сигнала разрешения чтения Е=1 код содержимого постоянного запоминающего устройства по адресу а₁а₂а₃a₄а₅a₆а₇ выводится на основные b₇-b₆ и дублирующие b₇-b₁₂ выходные разряды, обеспечивая коммутацию фазных напряжений двигателя в соответствии с таблицами 1, 2.

Значение Е=0 устанавливает на выходах постоянного запоминающего устройства b₁-b₆ и b₇-b₂ нулевые значения переменных, обеспечивая реализацию режима обесточенной стоянки, значение $${\overline{V}}_{^}E=1$$ обеспечивает реализацию режима стоянки под током.

При исправной работе устройства номинальные фазные токи I_j и напряжения U_j формируют I_j^U_j=1, соответствующие таблицам 1, 2, что влечет выработку сигнала $$\overline{А=В}=0$$ - «отказов нет», иначе $$\overline{А=В}=1$$ - «отказ».

Источники информации

1. Авторское свидетельство №1415401, кл. Н02Р 7/62, опубликовано от 07.08.88. Бюл. №29.

2. Патент RU 2417512, кл. Н02Р 8/00, Н02Р 8/20, опубликован 10.12.2010. Бюл. №34.

3. Дискретный электропривод с шаговыми двигателями./Под редакцией М.Г.Чиликина. М.: «Энергия», 1971.

Таблица 2 Устройство для обнаружения отказов в шаговом электроприводе
Режим а5а6а7=101,4-тактный поочередный
Фаза А постоянно под током А-1	Фаза А постоянно обесточена А=0	Второй групповой выход ПЗУ
А=В	4	3	2	1	$$\overline{А-В}$$	4	3	2	1	b10	b9	b8	b7
0	0	0	0	1	1	0	0	0	0	0	0	0	1
1	0	0	1	1	0	0	0	1	0	0	0	1	0
1	0	1	0	1	0	0	1	0	0	0	1	0	0
1	1	0	0	1	0	1	0	0	0	1	0	0	0
Все фазы под током	Все фазы обесточены	Второй групповой выход ПЗУ
$$\overline{А-В}$$	4	3	2	1	$$\overline{А-В}$$	4	3	2	1	b10	b9	b8	b7
1	1	1	1	1	1	0	0	0	0	0	0	0	1
1	1	1	1	1	1	0	0	0	0	0	0	1	0
1	1	1	1	1	1	0	0	0	0	0	1	0	0
1	1	1	1	1	1	0	0	0	0	1	0	0	0

Устройство для обнаружения отказов в шаговом электроприводе, содержащее первую, вторую, третью шины выбора режима коммутации, шину управления, тактовую шину, шину реверса, шину разрешения чтения, реверсивный счетчик, первый, второй, третий входы которого соединены с шиной управления, тактовой шиной, шиной реверса соответственно, постоянное запоминающее устройство, первый, второй, третий, четвертый адресные входы которого соединены с одноименными выходами реверсивного счетчика, пятый, шестой, седьмой, восьмой входы постоянного запоминающего устройства соединены с третьей, второй, первой, седьмой шинами выбора режима коммутации и разрешения чтения соответственно, при этом выходы первый - шестой постоянного запоминающего устройства являются его первым групповым выходом, отличающееся тем, что в устройство дополнительно введены седьмой - двенадцатый выходы постоянного запоминающего устройства, образующие его второй групповой выход, цифровой компаратор, выход «неравенство операндов» которого является информационным выходом устройства обнаружения отказов, второй групповой вход компаратора соединен с одноименным групповым выходом постоянного запоминающего устройства, первый групповой выход которого через усилители мощности, пороговые датчики фазовых токов и напряжений, логические элементы И, соединен с первым групповым входом компаратора.