Радиочастотный безопасный логический элемент "не"

Изобретение относится к высокочастотной измерительной технике и может быть использовано для создания специализированных вычислительных структур и построения на их основе контроллеров для создания критичных систем управления железнодорожным транспортом. Техническим результатом является повышение надежности работы за счет обеспечения перехода элемента в безопасное состояние в случае попадания на вход смеси сигналов при коротком замыкании в аппаратном устройстве. Устройство содержит смеситель, полосовые фильтры, вычислители огибающей сигнала, аналоговые ключи, сумматоры, пороговые элементы, сумматор по модулю два, элементы И. 1 ил.

 

Изобретение относится к высокочастотной измерительной технике и может быть использовано для создания специализированных вычислительных структур и построения на их основе контроллеров для создания критичных систем управления железнодорожным транспортом.

Известны устройства, выполняющие логические функции при приеме радиочастотных сигналов (RU 2465645 С1 27.10.2012, SU 1251320 A1 15.08.1986, SU 1615878 A1 23.12.1990, US 20070150794 A1 28.06.2007). Недостатком данных устройств является низкая безопасность от ложного срабатывания.

Наиболее близким к предлагаемому по функциональным особенностям элементу является представленный в известном решении (Кичак В.М. Радiочастотнi та широтно-iмпульснi елементи цифровоi технiки / В.М. Кичак, О.О. Семенова. - Монографiя Вiнниця: УНIВЕРСУМ-Вiнниця, 2008 - 163 с.) радиочастотный логический элемент «НЕ», который содержит смеситель частот, имеющий два входа, на один из которых подается частота f0 либо А1, при этом f1>f0, а на второй - частота сдвига Δt=f1-f0, соединенный с полосовыми фильтрами, которые в свою очередь соединены с сумматором, что позволяет выполнять инверсию частот f0 или f1, подающихся на вход устройства.

Недостатком данного устройства является то, что в результате попадания на вход элемента смеси частот f0 и f1 (при коротком замыкании дорожек в аппаратном устройстве) элемент пропускает на выход суммарный сигнал этих частот, что недопустимо для критичных систем таких, как системы управления железнодорожным транспортом.

Технический результат заключается в повышении надежности работы путем обеспечения перехода элемента в безопасное состояние в случае попадания на вход смеси сигналов при коротком замыкании в аппаратном устройстве.

Для этого предлагается радиочастотный безопасный логический элемент НЕ, содержащий смеситель, выход которого соединен со входами первого и второго полосовых фильтров, выходы которых соединены соответственно с входами первого и второго вычислителей огибающей сигнала и информационными входами первого и второго аналоговых ключей, выходы которых соединены со входами второго сумматора, при этом выходы первого и второго вычислителей огибающей сигнала соединены соответственно с входами первого сумматора и входами первого и второго пороговых элементов, выходы которых соединены соответственно с входами сумматора по модулю два и первыми входами первого и второго элементов И, вторые входы которых соединены с выходом сумматора по модулю два, причем выход первого сумматора через третий пороговый элемент соединен с первыми управляющими входами первого и второго аналоговых ключей, вторые управляющие входы которых соединены соответственно с выходами первого и второго элементов И.

На фиг.1 представлена структурная электрическая схема радиочастотного безопасного логического элемента НЕ.

Радиочастотный безопасный логический элемент НЕ содержит смеситель 1, первый и второй полосовые фильтры 2 и 3 соответственно, первый и второй вычислители огибающей сигнала 4 и 5, первый и второй аналоговые ключи 13 и 14, второй сумматор 15, первый сумматор 6, первый и второй пороговые элементы 7 и 8, сумматор по модулю два 10 первый и второй элементы И 11 и 12, третий пороговый элемент 9.

Порядок работы логического элемента следующий:

В условиях нормального режима работы входной информационный сигнал с частотой f0 и амплитудой А поступает на вход смесителя 1 вместе с частотой сдвига Δf, равной разнице частот f1 и f0. Результирующий сигнал f0+Δf и f0-Δf подается на первый и второй полосовые фильтры 2 и 3 пропускающие частоты f0 и f1 соответственно.

Так как на вход подавался сигнал с частотой f0, то первый полосовой фильтр 2 соединенный с первым аналоговым ключом 13, отсеивает поступивший на вход после смесителя 1 сигнал f0-Δf, а второй полосовой фильтр 3 выделяет частоту f1 и передает ее на вход второго аналогового ключа 14. С выходов первого и второго полосовых фильтров 2 и 3 сигнал поступает на входы первого и второго аналоговых ключей 13 и 14 соответственно, а также на первый и второй вычислители огибающей сигнала 4 и 5 соответственно, где происходит вычисление огибающих сигналов с помощью преобразования Фурье.

Далее с выходов первого и второго вычислителей огибающей сигнала 4 и 5 преобразованные сигналы (на выходе первого вычислителя огибающей сигнала 4 нулевой сигнал, а на выходе второго вычислителя огибающей сигнала 5 огибающая сигнала с амплитудой А) поступают первый сумматор 6, где происходит сложение сигналов по амплитуде, и на первый и второй пороговые элементы 7 и 8 соответственно. С выхода первого сумматора 6 сигнал поступает на третий пороговый элемент 9.

Первый, и второй, и третий пороговые элементы 7, и 8, и 9 функционируют следующим образом: если на вход элемента поступает сигнал с амплитудой больше порогового значения, то на выходе появляется сигнал, соответствующий логической единице, в противном случае - логическому нулю. Таким образом, на выходе второго порогового элемента 8 будет логическая единица, на выходе первого порогового элемента 7 - логический ноль, на выходе третьего логического элемента 9 - логическая единица.

Выход третьего логического элемента 9 соединен с входами первого и второго аналоговых ключей 13 и 14, имеющих два управляющих входа, работа которых сводится к трансляции аналогового сигнала, если на управляющих входах будут присутствовать две логические единицы.Выходы первого и второго пороговых элементов 7 и 8 соединены с сумматором по модулю два 10, и с первым и вторым элементами И 11 и 12 соответственно.

Таким образом, на выходе сумматора по модулю два 10, будет логическая единица, на выходе первого элемента И 11 - логическая единица, на выходе второго элемента И 12 - логический ноль. В результате на управляющих входах первого аналогового ключа 13 будут соответственно логический ноль и единица, что не приведет к пропусканию сигнала от первого полосового фильтра 2 в соответствии с принципом работы аналогового ключа.

Напротив, на управляющих входах второго аналогового ключа 14 будут присутствовать обе логические единицы, и соответственно сигнал с частотой f1 будет пропущен дальше на второй сумматор 15. В результате работы всей схемы при поданном на вход сигнале с частотой f0 на выходе получим сигнал с частотой f1. Принцип работы схемы при подаче на вход сигнала с частотой f1 аналогичный, но на выходе получаем сигнал с частотой f0.

В условиях неисправности: случай короткого замыкания, при котором на вход попадают обе частоты, логический элемент сработает следующим образом: первый и второй полосовые фильтры 2 и 3 выделят частоты f0 и f1 соответственно и передадут их на вход первого и второго аналоговых ключей 13 и 14 соответственно. С выходов первого и второго вычислителей огибающей сигнала 4 и 5 вычисленные огибающие сигналов будут переданы на входы первого и второго пороговых элементов 7 и 8 соответственно, а также на вход первого сумматора 6.

В результате с выходов первого и второго пороговых элементов 7 и 8 на вход сумматора по модулю два 10 поступят логические единицы, что в соответствии с условиями работы сумматора по модулю два 10 даст на выходе логический ноль. В результате с выходов первого и второго элементов И 11 и 12 на входы первого и второго аналоговых ключей 13 и 14 соответственно поступят логические нули, что приведет к тому, что сигналы, поступившие на вход первого и второго аналоговых ключей 13 и 14 с первого и второго полосовых фильтров 2 и 3 соответственно, пропущены не будут. В результате на выходе схемы будет нулевой сигнал, что удовлетворяет требованиям, предъявляемым к элементам, используемым при построении функциональных узлов железнодорожных критичных систем.

В случае обрыва или подачи на вход нулевого сигнала на входе сигналы будут отсутствовать и соответственно на выходе тоже будет нулевой сигнал.

Радиочастотный безопасный логический элемент НЕ, содержащий смеситель, выход которого соединен со входами первого и второго полосовых фильтров, выходы которых соединены соответственно с входами первого и второго вычислителей огибающей сигнала и информационными входами первого и второго аналоговых ключей, выходы которых соединены со входами второго сумматора, при этом выходы первого и второго вычислителей огибающей сигнала соединены соответственно с входами первого сумматора и входами первого и второго пороговых элементов, выходы которых соединены соответственно с входами сумматора по модулю два и первыми входами первого и второго элементов И, вторые входы которых соединены с выходом сумматора по модулю два, причем выход первого сумматора через третий пороговый элемент соединен с первыми управляющими входами первого и второго аналоговых ключей, вторые управляющие входы которых соединены соответственно с выходами первого и второго элементов И.



 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано для реализации каскадных логических устройств конвейерного типа. Техническим результатом является уменьшение потребляемой мощности.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных системах автоматического управления, передачи информации. Техническим результатом является повышение быстродействия и создание элементной базы вычислительных устройств, работающих на принципах многозначной линейной алгебры.

Изобретение относится к области вычислительной техники, автоматики и может быть использовано в различных цифровых структурах и системах автоматического управления, передачи информации.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к логическим полупроводниковым К-МОП интегральным схемам. .

Изобретение относится к вычислительной технике. .

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Изобретение относится к области вычислительной техники и может быть использовано для реализации КМДП логических устройств конвейерного типа. .

Изобретение относится к цифровой технике и может использоваться для выполнения логической функции инвертирования в троичных устройствах. .

Изобретение относится к высокочастотной измерительной технике и может быть использовано для создания специализированных вычислительных структур и построения на их основе контроллеров для создания критичных систем управления железнодорожным транспортом. Техническим результатом является повышение надежности работы за счет обеспечения перехода элемента в безопасное состояние в случае попадания на вход смеси сигналов при коротком замыкании в аппаратном устройстве. Устройство содержит смесители, фильтр верхних частот, сумматоры, полосовые фильтры, вычислители огибающей сигнала, вычитатели, пороговые элементы, аналоговые ключи. 1 ил.

Изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления, передачи и обработки цифровой информации и т.п. Технический результат - повышение быстродействия устройств преобразования информации. Многозначный сумматор по модулю k содержит три токовых входов, три выходных транзисторов с объединенными базами, два источника напряжения смещения, три выходных транзисторов другого типа проводимости с объединенными базами, пять токовых зеркал, две шины источника питания. 4 ил.

Изобретение относится к области информационно-вычислительных сетей и может быть использовано при проектировании сетей связи следующего поколения (NGN). Технический результат заключается в повышении производительности информационно-вычислительных сетей и в увеличении скорости передачи в каналах связи путем преобразования входного потока информационно-вычислительных сетей с произвольным законом распределения интервалов времени между пакетами в заданный закон распределения, в частности в пуассоновский. Объектом преобразования является одномерная плотность распределения интервалов времени между пакетами входного потока. Устройство осуществлено на элементах вычислительной техники: логических элементах И и ИЛИ, буферной памяти, счетчика, счетного триггера, вычислительного устройства. Устройство отличается от известных тем, что можно произвольный входной поток пакетов преобразовать в закон с заданной функцией распределения интервалов времени между пакетами. 3 ил.

Изобретение относится к способам испытаний информационно-управляющих систем (ИУС), которые должны формировать необходимые управляющие команды в зависимости от условий обстановки, которые определяются поступающими на вход ИУС информационными сигналами, путем формирования и использования необходимых и достаточных испытательных тестов, сформированных по результатам математического планирования эксперимента. Технический результат заключается в обеспечении автоматизации процесса испытаний ИУС. Технический результат достигается за счет проверки логики работы информационно-управляющих систем, которая включает формирование совокупности необходимых и достаточных испытательных тестов, а также контроль допустимых отклонений времени формирования выходного сигнала для проверки соответствия ИУС заданным требованиям, и формирования минимального числа последовательностей входных сигналов для испытаний ИУС, проверка на которых гарантирует правильную работу ИУС, как и полная совокупность последовательностей входных сигналов для испытаний ИУС. 2 н. и 3 з.п. ф-лы, 5 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в обеспечение реализации для любого количества аргументов булевых функций вида X1~…~Xn, X1⊕…⊕Xn, симметричных булевых функций с прямым и инверсным вхождением аргументов в конъюнкцию. Технический результат достигается за счет многофункционального логического устройства, которое содержит информационные входы, входы задания ранга, вход задания количества переменных, два настроечных входа, выход устройства, сумматор, элемент РАВНОЗНАЧНОСТЬ, схему сравнения, элемент НЕ и мультиплексор. 1 ил., 3 табл.

Изобретение относится к области вычислительной техники и может быть использовано для реализации логических устройств на КМДП транзисторах. Технический результат заключается в упрощении устройства. Многовходовой логический элемент И содержит предзарядовый 1 и логический 2 транзисторы p-типа, тактовый 3 и дополнительный 4 транзисторы n-типа и ключевую цепь 5, состоящую из последовательно соединенных логических транзисторов n-типа, затворы которых подключены к логическим входам 6 устройства, первый вывод 7 ключевой цепи 5 соединен с затвором логического транзистора 2 p-типа, который включен между выходом 8 устройства и шиной питания 9, второй вывод 10 ключевой цепи 5 соединен с затвором тактового транзистора 3 n-типа, который включен между выходом устройства и шиной земли 11, дополнительный транзистор 4 n-типа, затвор которого соединен с выходом 8 устройства, включен между первым 7 и вторым выводами 10 ключевой цепи, предзарядовый транзистор 1, затвор которого соединен с выходом 8 устройства, включен между первым выводом 7 ключевой цепи 5 и шиной питания 9, а второй 10 вывод ключевой цепи 5 подключен к тактовой шине 12. 1 ил.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах, устройствах передачи информации и системах связи. Техническим результатом является создание устройства, которое в рамках одной и той же архитектуры может реализовывать основные логические операции ЭВМ «И», «ИЛИ», «НЕ», «Сравнение x1>x2», а также нормализацию входных токовых логических переменных. Устройство содержит первый (1) и второй (2) входные транзисторы разного типа проводимости, токовый вход (3), источник вспомогательного напряжения (4), первую (5) шину источника питания, вторую (6) шину источника питания, первый (7) и второй (8) токовые выходы устройства, первый (9) и второй (10) источники входных токов, компаратор напряжений (11), противофазные первый (14) и второй (15) токовые выходы компаратора. 9 з.п. ф-лы, 17 ил.

Изобретение относится к микро- и наноэлектронике, а именно к полупроводниковым прибором, в частности к конструкции логического вентиля, реализующего операцию конъюнкции, и может быть использовано при создании цифровых интегральных схем с элементами субмикронных и нанометровых размеров. Техническим результатом изобретения является увеличение плотности интеграции за счет объединения трех логических сигналов на одной транзисторной структуре, что позволяет снизить конструктивно топологическую сложность цифровых схем, и снижение уровня потребляемой мощности за счет применения германия в качестве основного материала транзистора, который обладает значительно большей подвижностью носителей заряда по сравнению с кремнием. Однотранзисторный логический вентиль И с архитектурой без перекрытия областей затвор-сток/исток включает фронтальный и обратный затворы, вытянутые в продольном направлении вдоль рабочей области транзистора, области стока и истока с контактами к указанным областям стока и истока, фронтальный подзатворный и погруженный окислы. Вентиль И выполнен на структуре «германий на изоляторе», фронтальный затвор выполнен в виде трех идентичных фронтальных затворов с тремя идентичными фронтальными подзатворными окислами. Обратный затвор выполнен в виде трех идентичных обратных затворов. 6 ил.

Изобретение относится к области технологий для жидкокристаллических дисплеев. Технический результат заключается в обеспечении использования одного типа устройств тонкопленочных транзисторов за счет использования схемы возбуждения сканирования для оксидного полупроводникового тонкопленочного транзистора. Технический результат достигается за счет схемы логической операции И-НЕ, содержащей первый инвертор и второй инвертор, применяемые к схеме удержания пониженного напряжения схемы GOA, девятый транзистор, затвор которого электрически соединен с выходом первого инвертора, сток электрически соединен с постоянным высоким потенциалом, а исток электрически соединен с выходом схемы логической операции, десятый транзистор, затвор которого электрически соединен с выходом второго инвертора, сток электрически соединен с постоянным высоким потенциалом, а исток электрически соединен с выходом схемы логической операции, одиннадцатый транзистор, затвор которого электрически соединен с первым входом схемы логической операции, а сток электрически соединен с выходом схемы логической операции, и двенадцатый транзистор, затвор которого электрически соединен со вторым входом схемы логической операции, сток электрически соединен с истоком одиннадцатого транзистора, а исток электрически соединен с постоянным низким потенциалом. 3 н. и 16 з.п. ф-лы, 3 ил.
Наверх