Многовходовой счетчик импульсов

 

266392

ОП ИСАН И Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Сокиалистических

Республик

Зависимое от авт. свидетельства ¹â€”

Кл. 42m7 3/00

Заявлено 29Х11.1968 (№ 1261260/18-24) с присоединением заявки ¹â€”

Приоритет—

Опч.бликовано 17.Ill.1970. Бюллетень № 11

Комитет по делам изобретений и открытий при Совете Министров

СССР.ЧПК С 06m 3/08

У ЯК 681.3.055

Дата опубликования описания 22.VII.1970 (1

P. Э. Гут

Автор изобретс Ill;I

Заявитель

МНОГОВХОДОВОЙ СЧЕТЧИК ИМПУЛЬСОВ

Изобретение может быть использовано для подсчета суммарного числа импульсов нескольких потоков, не синхронизированных между собой.

Известны многовходовые счетчики импульсов для суммарного подсчета числа импуль сов, поступающих одновременно по нескольим входам, содержащие счетный ретистр, н триггерах и запоминающие ячейки с паэаллсльным вводом информации. В случаях, ког. да вероятность совпадения импульсов в различных потоках мала нлн прн низких требованияx к точности счета, все входы подключаются ко входу счетного регистра через собирательную схему «ИЛИ». При повышенной точности счетчики обычно снабжены по каждому каналу запоминающей ячейкой. Содержимое ячеек выявляется при помощи устройства последовательного опроса, а импульсы, появившиеся в результате опроса, также через собирательную схему отправляются в собственI о счетчик (счетный регистр).

Недостатком такого счетчика является низкая частота, с которой могут следовать импульсы по каждому входу. В самом деле, прн заданной макс11мачьной скорости счета регистра период следования импульсов по любому входу очевидно должен не менее чем в и раз превышать разрешающее время регистра, где и — число входов.

Цель изобретения — повышение предельной частоты следования импульсов по каждому входу. Эта цель достигается тем, иго предлагаемый многовходовой счетчик импульсов со

5 держит однорядные двоичные сумматоры, разделенные на ступени, причем выходы сумматоров низшей ступени подключены ко входам сумматоров высшей ступени, выходы су:1маторов последней ступени связаны со счетными

10 входами триггеров счетного реГистра, а входы сумматоров младшей ступени соединены с вы;одами запоминающих ячеек.

HB чертеже 1101 33BH3 схем а счетчика.

Счетчик содержит запоминающие ячейки, 15 выполненные в данном случае на триггера;

1 — 4. Единичные входы этик триггеров ят ау ются входами счетчика, а нулевые нх входы связаны с шиной, на которуlо подаются импульсы опроса.

20 Нулевые выходы триггерсв связаны с одноразрядными двоичными сумматорами 5;1 0 разделенными на ступени, причем выходы — 10 сумматоров низшей ступени подключены ко входам сумматоров высшей ступени, выхо25 ды 11 — 14 сумматоров последней ступени связаны со счетными входами триггеров 15 — 18 счетного регистра, а входы сумматоров младшей ступени соединены с выходами запоми«1ающих ячеек, 30 Приходящий на единичный вход запом:1на26б392

20

Зо

5!! .ý5

00 ющего триггера (1, 2, 3 или 4) импульс герс. водит соответствующий триггер в состо1ние

«1». Поступающий затем на нулевые входы всех запоминающих триггеров импульс опроса переводит их в состояние «0», Если триггер находился в состоянии «1», то при поступлении импульса опроса на нулевом выходе его появляется сигнал. Таким образом, при поступлении импульсов опроса па выходах триггеров в любой комбинации могут появиться импульсы (их может быть один, два, три или четыре).

Рассмотрим несколько случаев работы схемы.

На схему с запоминающих ячеек поступило четыре импульса. Это приводит к пояьлечию напряжения на двоичных выходах 8 и 10 сумматоров 5 и 6. Поскольку оба этих сигнала являются входными для второй ступени сумматора б, на его двоичном выходе 14 nostra ляется импульсный сигнал, который поступаег на счетный вход триггера 17, являющегося

«торым разрядом счетного регистра. Добавление сигнала на этот триггер, как известно, равносильно подаче четырех импульсов и, следовательно, результат, записанный в счетчике, соответствует суммарному количеству импульсов, поступивших на входы.

Допустим, что на схему поступило три импульса. Это значит, что на один из одноразрядных сумматоров (предположим, на сумматор 5) поступили импульсы по обоим входам, а на другой (сумматор б) — по одному входу. Следовательно, сигнал появляется па двоичном выходе 8 сумматора 5 и на единичном выходе 9 сумматора 6. Сигнал с выхода 8 поступает на один из входов сумматора 6 второй ступени и вызывает появление импульса иа единичном выходе 13 этого сумматора. Сигнал с выхода 9 поступает на один из входов сумматора 5 и вызывает появление сигнала на единичном выходе 11. Сигнал с выхода 18 поступает на единичный разряд регистра — триггер 16, что равносильно подаче на счетчик ,.-.вух импульсов.. Сигнал с выхода 11 через элемент 19 задержки поступает на нулевой разряд регистра — триггер 15, что равносильно подаче на счетчик одного имп льса. Время

=-:àäåðæêè элемента 19 выбирается таким, чтобы вместе с задержкой срабатывания триггера 15 не превысить разрешающую способность триггера 16.

Допустим, что на схему поступило только два импульса, при этом возможно, чго импульсы поступят либо на ооа ьхода одного с1 мматора либО только на Один из Входов гбоих сумматоров.

В первом случае сигнал появляется на двоичном выходе 8 или 10 соответствую цего узла. Следовательно, соответствующий сигнал поступает на один из входов сумматора 6 второй ступени, появляется на единичном его выходе 18 и через собирательную схему 20 поступает на единичный разряд регистра (три;.ер 16), что равносильно гистр двух импульсов.

Во втором случае сигналы появляются на единичных выходах 7 и 9 сумматоров 5 и 6. поступают на ооа входа сумматора 5 и появляются на двоичном выходе 12 этого сумматора. Через собирательную схему 20 сигнал подается на триггер 16. Если на схему поступает лишь один импульс, это приводит к появлению сигнала на единичном выходе одного из сумматоров. Появившийся сигнал поступает на один из входов сумматора 5 другой ступени и появляется на единичном его выходе 11. Через элемент задержки сигнал идет на нулевои

r.açðÿä регистра (триггер 15).

Таким ооразом, уже при количестве входов (следовательно, и запоминающих ячеек), равном двум, что потребует лишь одного сумматора, единичный выход которого подключается к входу нулевого, а двоичный — к входу единичного разряда регистра, частота следования импульсов по обоим входам может бь ть близкой к разрешающей способности счетчика. ПО мере увеличения числа запоминающих ячеек эта разница в предельных частотах следования импульсов возрастает.

Как видно из описанного выше, выходы запоминающих ячеек попарно подключаются ко входам сумматоров, образующих первую ступень. Выходы узлов первой ступени подключены ко входам сумматоров второй ступени и т. д. Если число запоминающих ячеек нечетное, то одна из ячеек подключаегся непосредственно ко входу соответствующего сумматоt а второй ступени. Выходы узлов последней ступени, подкл очаемые к двум самым стари;им разрядам регистра, подсоединяются к ним непосредственно, остальные — через линии задержки с таким расчетом, чтобы не произошло потерь сигналов переноса из младших разрядов в старшие, появление которых возможно при подаче сигналов в младшие разряды счетного регистра. Таким образом, предельная частота следования импульсов по каждому входу достигается новым сочетанием и воздействием известных элементов, что позволяет достичь поставленной цели.

Предмет изобретения

Многовходовой счетчик иьмпульсов, содержа.ций счетный регистр на триггерах и запоми»ающие ячейки с параллельным выводом информации, отлича ощийся тем, что, с целью повышения предельной частоты следования импульсов по каждому входу., он содержит одноразрядные двоичные сумматоры, разделенные на ступени, причем выходы сумматоров низшей ступени подключены ко входам сумматоров высшей ступени, выходы сумматоров последней ступени связаны со счетными входами триггеров счетного регистра, а входы сумматоров младшей ступени соединены с выодами запоминающих ячеек, 2663×2

Составитель Л. В. Скобелева

Редактор Н. Г. Михайлова Техред А. А. Камышникова Корректор Л. Фирсова

Заказ 2947 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий прп Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Загорская типография