Компаратор двоичных чисел

Изобретение относится к компаратору двоичных чисел. Технический результат заключается в упрощении устройства компаратора. Компаратор двоичных чисел содержит элемент НЕ, элемент И, элемент ИЛИ, два элемента задержки и два мажоритарных элемента, причем i-й выход компаратора двоичных чисел соединен с выходом i-го мажоритарного элемента и входом i-го элемента задержки, подключенного выходом к первому входу i-го мажоритарного элемента, при этом выходы элементов ИЛИ, И соединены соответственно с вторым, третьим входами i-го мажоритарного элемента, а выход и вход элемента НЕ подключены соответственно к вторым входам элементов И, ИЛИ и второму входу компаратора двоичных чисел, первый вход которого соединен с первыми входами элементов И, ИЛИ. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны компараторы двоичных чисел (см., например, рис. 6-19а на стр. 286 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.), которые выполняют распознавание отношений х12, x1≠x2, где x1=x1(n-1)…x10, x2=x2(n-1)…x20 - n-разрядные двоичные числа, задаваемые двоичными сигналами x10, …, x1(n-1), x20, …, x2(n-1)∈{0,1}, причем числа x1, х2 подаются на упомянутые компараторы поразрядно.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных компараторов двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется распознавание отношений х12, х12.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип компаратор двоичных чисел (патент РФ 2649296, кл. G06F 7/02, 2018 г.), который содержит элементы задержки, логические элементы и выполняет распознавание отношений x12, х12, х12, где x1=x1(n-1)…x10, x2=x2(n-1)…x20 n-разрядные двоичные числа, задаваемые двоичными сигналами x10, …, x1(n-1), x20, …, x2(n-1)∈{0.1}, причем числа х1, x2 подаются на первый, второй входы прототипа поразрядно.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа. Указанный технический результат при осуществлении изобретения достигается тем, что в компараторе двоичных чисел, содержащем элемент НЕ, элемент И, элемент ИЛИ, два элемента задержки и два мажоритарных элемента, i-й выход компаратора двоичных чисел соединен с выходом i-го мажоритарного элемента и входом i-го элемента задержки, подключенного выходом к первому входу i-го мажоритарного элемента, особенность заключается в том, что выходы элементов ИЛИ, И соединены соответственно с вторым, третьим входами i-го мажоритарного элемента, а выход и вход элемента НЕ подключены соответственно к вторым входам элементов И, ИЛИ и второму входу компаратора двоичных чисел, первый вход которого соединен с первыми входами элементов И, ИЛИ.

На чертеже представлена схема предлагаемого компаратора двоичных чисел.

Компаратор двоичных чисел содержит два элемента задержки 11,12, элемент И 2, элемент ИЛИ 3, элемент НЕ 4 и два мажоритарных элемента 51, 52, причем выходы элементов 1i , 3, 2 соединены соответственно с первым, вторым, третьим входами элемента 5i, а выход и вход элемента 4 подключены соответственно к вторым входам элементов 2, 3 и второму входу компаратора двоичных чисел, первый вход и i-й выход которого соединены соответственно с первыми входами элементов 2, 3 и входом элемента 1i, выходом элемента 5i.

Работа предлагаемого компаратора двоичных чисел осуществляется следующим образом. На его первый и второй входы в j-й момент времени подаются соответственно двоичные сигналы x1(j-1)∈{0,1} и x2(j-1)∈{0,1}, которые задают значения (j-1)-ых разрядов подлежащих сравнению n-разрядных двоичных чисел x1=x1(n-1)…x10 и x2=x2(n-1)…x20. Здесь сигналы xi(n-1) и xi0определяют значения соответственно старшего и младшего разрядов числа xi. Сигнал на выходе элемента задержки 1i в j-й момент времени равен сигналу, который действовал на его входе в (j-1)-й момент времени, а у10=1, у20=0 (в качестве элемента задержки может быть использован D-триггер). Тогда сигнал на i-ом выходе предлагаемого компаратора будет определяться выражением

где у10=1, у20=0; ∨, ⋅, -, # есть символы операций ИЛИ, И, НЕ, Maj, причем a1#а2#а3=a1а2a1а3а2а3. В представленной ниже таблице приведены значения реализуемой выражением (1) функции на всех возможных наборах значений ее аргументов.

Анализ данных, приведенных в таблице, позволяет заключить, что: 1) если x1(j-1)<x2(j-1) или x1(j-1)=x2(j-1) и yi(j-1)=0, то yij=0; 2) если x1(j-1)>x2(j-1) или x1(j-1)=x2(j-1) и yi(j-1)=1, то yij=1. Таким образом, когда х12 либо x12 либо x12 соответственно получим y1n=1, у2n=0 либо у1n=y2n=1 либо y1n2n=0. При этом предлагаемый компаратор содержит семь элементов. Отметим, что в состав прототипа входят восемь элементов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый компаратор двоичных чисел обладает меньшими по сравнению с прототипом аппаратурными затратами и выполняет распознавание отношений х12, x12, x12, где x1=x1(n-1)…x10, x2=x2(n-1)…x20 - n-разрядные двоичные числа, задаваемые двоичными сигналами x10, …, x1(n-1), x20, …, x2(n-1)∈{0.1}, причем числа x1, х2 подаются на первый, второй входы предлагаемого компаратора поразрядно.

Компаратор двоичных чисел, содержащий элемент НЕ, элемент И, элемент ИЛИ, два элемента задержки и два мажоритарных элемента, причем i-й выход компаратора двоичных чисел соединен с выходом i-го мажоритарного элемента и входом i-го элемента задержки, подключенного выходом к первому входу i-го мажоритарного элемента, отличающийся тем, что выходы элементов ИЛИ, И соединены соответственно с вторым, третьим входами i-го мажоритарного элемента, а выход и вход элемента НЕ подключены соответственно к вторым входам элементов И, ИЛИ и второму входу компаратора двоичных чисел, первый вход которого соединен с первыми входами элементов И, ИЛИ.



 

Похожие патенты:

Изобретение относится к области вычислительной техники. Техническим результатом изобретения является упрощение схемы устройства сравнения двоичных чисел за счет уменьшения ее цены по Квайну.

Изобретение относится к устройствам валидации данных. Технический результат заключается в повышении надежности валидации данных.

Изобретение относится к области обработки сигналов. Техническим результатом является обеспечение определения информации о подобии для одного или нескольких входных сигналов, которые являются звуковыми сигналами или видеосигналами.
Изобретение относится к информационно-поисковым интеллектуальным устройствам поддержки принятия решений. Технический результат заключается в обеспечении автоматизированного сбора информации для мониторинга военно-политической обстановки.

Группа изобретений относится к области вычислительной техники и может быть использована в устройствах обработки информации для осуществления сортировки исходных данных. Техническим результатом является упрощение обработки.

Изобретение предназначено для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Технический результат изобретения заключается в повышении быстродействия устройства для сравнения чисел в системе остаточных классов.

Изобретение относится к способу и серверу для предотвращения создания учетных записей электронной почты. Технический результат заключается в снижения спам-сообщений.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является обеспечение формирования признаков соотношений X>Y и X=Y.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей устройства за счет обеспечения селекции минимального либо максимального из двух, либо медианного (срединного) из трех двухразрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к электронике и предназначено для использования в интегральных микросхемах счетных и управляющих устройств на комплементарных полевых транзисторах структуры металл-окисел-полупроводник (КМОП). Техническим результатом является повышение быстродействия. Устройство содержит блоки сравнения разрядов, содержащие инвертор, элемент 2И-НЕ и элемент 2ИЛИ-НЕ, блоки объединения результатов частичных сравнений, образующие древовидную цепь и реализующие функции , , и формирователь сигнала признака равенства чисел, выполненный на элементе 2ИЛИ-НЕ. 2 з.п. ф-лы, 12 ил., 1 табл.
Наркология
Наверх