Трехфазный бестрансформаторный непосредственный преобразователь частоты

Изобретение относится к преобразовательной технике и может быть использовано для питания частотно-управляемых электроприводов переменного тока. Технический результат заключается в расширении функциональных возможностей путем увеличения числа контролируемых каналов выходной информации для питания потребителей однофазным и трехфазным током с заданными параметрами. Преобразователь содержит три однофазных непосредственных преобразователя частоты (НПЧ), имеющих одинаковую структуру, каждый из которых имеет двенадцать АЦП (1-12), двенадцать вычитателей (13-24), одиннадцать блоков выбора наименьшего напряжения (БВНН) (25-35), тринадцать логических элементов И (36-47, 102) коммутатор (48), блок памяти (49), задающие регистры амплитуды напряжения (50) и частоты (51), суммирующие счетчики (52, 98, 99 и 100), генератор стабильных импульсов (53), логические элементы ИЛИ (54 и 109), числовые компараторы (55 и 101). БВНН имеют одинаковую структуру, включающую числовой компаратор (56), n-разрядные электронные ключи (57 и 58), формирователи коротких импульсов (59 и 60), логический элемент ИЛИ (61), RS-триггер (62 и 103), регистр памяти (63). В коммутатор (48) входят электронные ключи (64-91), RS-триггер (92), распределитель импульсов (93). Кроме того, преобразователь содержит шину ПУСК (94), выходные зажимы преобразователя (95 и 96). Общие фрагменты (97) схем ОБНПЧ имеют отличия в подключении к блоку начальной установки, который объединяет второй (98), третий (99) и четвертый (100) суммирующие счетчики, формирователь коротких импульсов (104), трехвыходовый распределитель импульсов (105), шину (106) УСТАНОВКА. Распределитель импульсов (93) включает логические элементы И (107 и 108) и элемент ИЛИ (109). 8 ил.

 

Изобретение относится к преобразовательной технике и может быть использовано для питания частотноуправляемых электроприводов переменного тока и в автономных энергоустановках с переменной частотой вращения привода генератора для получения стабильной частоты.

Известен непосредственный преобразователь частоты (НПЧ), подключаемый к трем фазам питающей сети и имеющий шесть пар встречно параллельно включенных тиристоров [1].

Его недостатком является невысокое качество выходного напряжения, которое формируется из шести синусоид, а также зависимость выходного напряжения от вариации параметров напряжения питающей сети.

Известен НЧП содержащий, трансформатор, двадцать электронных ключей, распределитель импульсов, логический элемент НЕ, восемь логических элементов И, шесть логических элементов ИЛИ, задающий генератор, два делителя частоты, компаратор и узел развязки и усиления [2].

Недостатком данного НПЧ является зависимость параметров выходного напряжения от вариации параметров питающего напряжения.

Наиболее близким по технической сущности к изобретению является бестрансформаторный непосредственный преобразователь частоты, содержащий коммутатор, имеющий с первого по двадцать восьмой электронный ключ и распределитель импульсов, с первого по двенадцатый логические элементы И, логический элемент ИЛИ, задающие регистры частоты и амплитуды выходного напряжения, генератор стабильных импульсов, блок памяти, счетчик импульсов, числовой компаратор, с первого по одиннадцатый блок выбора наименьшего напряжения (БВНН), с первого по двенадцатый вычитатель, с первого по двенадцатый аналого-цифровой преобразователь, входы которых подключены к соответствующим напряжениям питающей сети, RS-триггер коммутатора, единичный вход которого подключен к первому выходу распределителя, а сбросовый вход - ко второму, причем каждый БВНН имеет числовой компаратор, первый вход которого является первым входом БВНН и его соответствующие разряды подключены к соответствующим разрядам входа первого n-разрядного электронного ключа, разряды выхода которого связаны с соответствующими разрядами регистра памяти, выход которого является третьим выходом БВНН, а вход записи соединен с выходом логического элемента ИЛИ, первый вход которого связан с выходом первого формирователя коротких импульсов, управляющим входом второго n-разрядного электронного ключа и сбросовым входом RS-триггера, прямой выход которого является первым выходом БВНН, а инверсный - вторым выходом БВНН, кроме того единичный вход RS-триггера связан со вторым входом логического элемента ИЛИ, управляющим входом первого n-разрядного электронного ключа и выходом второго формирователя коротких импульсов, вход которого соединен с выходами РАВНО и МЕНЬШЕ числового компаратора, выход БОЛЬШЕ которого подключен к входу первого формирователя коротких импульсов, а второй вход компаратора является вторым входом БВНН и его разряды соединены с соответствующими разрядами входа второго n-разрядного электронного ключа, разряды выхода которого связаны с соответствующими разрядами входа регистра памяти, причем выход генератора импульсов подключен к счетному входу счетчика, сбросовый вход которого соединен с выходом логического элемента ИЛИ, первый вход которого связан с шиной ПУСК, второй - с входом распределителя импульсов и выходом РАВНО числового компаратора, первый вход которого соединен с выходом счетчика и входом третьего адреса блока памяти, а второй вход компаратора - с выходом задающего регистра частоты и входом второго адреса блока памяти, вход первого адреса которого подключен к выходу задающего регистра амплитуды выходного напряжения, а соответствующие разряды выхода - к соответствующим разрядам вторых входов с первого по двенадцатый вычитатель, первые входы которых подключены к выходам с первого по двенадцатый аналого-цифрового преобразователя соответственно, а разряды выхода первого вычитателя соединены с соответствующими разрядами первого входа первого БВНН, второй вход которого связан с разрядами выхода второго вычитателя, первый выход - с первым входом первого элемента И, второй выход - с первым входом второго элемента И, разряды третьего выхода - с соответствующими разрядами первого входа четвертого БВНН, первый выход которого связан со вторыми входами первого и второго элемента И, второй выход - со вторыми входами третьего и четвертого элемента И, разряды третьего выхода - с соответствующими разрядами первого входа пятого БВНН, разряды второго входа - с соответствующими разрядами третьего выхода второго БВНН, первый выход которого соединен с первым входом третьего элемента И, второй выход - с первым входом четвертого элемента И, разряды первого входа - с соответствующими разрядами выхода третьего вычитателя, разряды второго входа - с соответствующими разрядами выхода четвертого вычитателя, а разряды выхода пятого вычитателя подключены к соответствующим разрядам первого входа третьего БВНН, разряды второго входа которого связаны с соответствующими разрядами выхода шестого вычитателя, первый выход - с первым входом пятого элемента И, второй выход - с первым входом шестого элемента И, разряды третьего выхода - с соответствующими разрядами второго входа пятого БВНН, первый выход которого подключен к третьему входу первого элемента И, второй выход - к вторым входам пятого и шестого элемента И, разряды третьего выхода - к соответствующим разрядом первого входа одиннадцатого БВНН, первый выход которого соединен с третьими входами пятого и шестого элемента И и четвертыми входами первого, второго, третьего и четвертого элемента И, второй выход - с третьими входами одиннадцатого и двенадцатого элемента И и четвертыми входами седьмого, восьмого, девятого и десятого элемента И, разряды второго входа - с соответствующими разрядами выхода десятого БВНН, разряды второго входа которого связаны с соответствующими разрядами третьего выхода восьмого БВНН, первый выход - с третьими входами седьмого, восьмого, девятого и десятого элемента И, второй выход - со вторыми входами одиннадцатого и двенадцатого элемента И, разряды первого входа - с соответствующими разрядами третьего выхода девятого БВНН, перзый выход которого подключен к вторым входам седьмого и восьмого элемента И, второй выход - к вторым входам девятого и десятого элемента И, разряды второго входа - к соответствующим разрядам третьего выхода седьмого БВНН, разряды первого входа - к соответствующим разрядам третьего выхода шестого БВНН, первый выход которого соединен с первым входом седьмого элемента И, второй выход - с первым входом восьмого элемента И, разряды первого входа - с соответствующими разрядами выхода седьмого вычитателя, разряды второго входа - с соответствующими разрядами выхода восьмого вычитателя, а разряды выхода девятого вычитателя подключены к соответствующим разрядам первого входа седьмого БВНН, с разрядами второго входа которого связаны соответствующие разряды выхода десятого вычитателя, первый выход - с первым входом девятого элемента И, второй вход - с первым входом десятого элемента И, а разряды выхода одиннадцатого вычитателя подключены к соответствующим разрядам первого входа восьмого БВНН, разряды второго входа которого связаны с соответствующими разрядами выхода двенадцатого вычитателя, первый выход - с первым входом одиннадцатого элемента И, второй выход - с первым входом двенадцатого элемента И, выход которого подключен к управляющему входу двадцать третьего и двадцать четвертого ключа, а выход одиннадцатого элемента И подключен к управляющему входу двадцать первого и двадцать второго ключа, выход десятого элемента И - к управляющему входу девятнадцатого и двадцатого ключа, выход девятого элемента И - к управляющему входу семнадцатого и восемнадцатого ключа, выход восьмого элемента И - к управляющему входу пятнадцатого и шестнадцатого ключа, выход седьмого элемента И - к управляющему входу тринадцатого и четырнадцатого ключа, выход шестого элемента И - к управляющему входу одиннадцатого и двенадцатого ключа, выход пятого элемента И - к управляющему входу девятого и десятого ключа, выход четвертого элемента И - к управляющему входу седьмого и восьмого ключа, выход третьего элемента И - к управляющему входу пятого и шестого ключа, выход второго элемента И - к управляющему входу третьего и четвертого ключа, выход первого элемента И - к управляющему входу первого и второго ключа, кроме того выходы ключей с нечетными номерами с первого по двадцать третий подключены к входу двадцать пятого и двадцать восьмого ключа, а выходы ключей с четными номерами со второго по двадцать четвертый подключены к входу двадцать шестого и двадцать седьмого ключа, выход которого связан с выходом двадцать пятого ключа и первым зажимом нагрузки, а управляющий вход соединен с инверсным выходом RS-триггера и управляющим входом двадцать восьмого ключа, выход которого связан с выходом двадцать шестого ключа и вторым зажимом нагрузки, а управляющий вход - с прямым выходом RS-триггера и управляющим входом двадцать пятого ключа, причем к первой фазе питающей сети подключены входы первого, третьего, двенадцатого, четырнадцатого, шестнадцатого и двадцать третьего ключей, к второй фазе - входы седьмого, девятого, одиннадцатого, двадцатого, двадцать второго и двадцать четвертого ключа, к третий фазе - входы четвертого, шестого, восьмого, пятнадцатого, семнадцатого и девятнадцатого ключа, а к нейтрали питающей сети - входы второго, пятого, десятого, тринадцатого, восемнадцатого и двадцать первого ключа, [2].

Недостатком является область применения, ограниченная питанием лишь однофазных потребителей.

Целью изобретения является расширение функциональных возможностей.

Цель изобретения достигается тем, что трехфазный бестрансформаторный непосредственный преобразователь частоты (НПЧ), имеющий первый однофазный НПЧ, содержащий коммутатор, имеющий с первого по двадцать восьмой электронный ключ и распределитель импульсов, с первого по двенадцатый логические элементы И, логический элемент ИЛИ, задающие регистры частоты и амплитуды выходного напряжения, генератор стабильных импульсов, блок памяти, счетчик импульсов, числовой компаратор, с первого по одиннадцатый блок выбора наименьшего напряжения (БВНН), с первого по двенадцатый вычитатель, с первого по двенадцатый аналого-цифровой преобразователь, входы которых подключены к соответствующим напряжениям питающей сети, RS-триггер коммутатора, единичный вход которого подключен к первому выходу распределителя, а сбросовый вход - ко второму, причем каждый БВНН имеет числовой компаратор, первый вход которого является первым входом БВНН и его соответствующие разряды подключены к соответствующим разрядам входа первого n-разрядного электронного ключа, разряды выхода которого связаны с соответствующими разрядами регистра памяти, выход которого является третьим выходом БВНН, а вход записи соединен с выходом логического элемента ИЛИ, первый вход которого связан с выходом первого формирователя коротких импульсов, управляющим входом второго n-разрядного электронного ключа и сбросовым входом RS-триггера, прямой выход которого является первым выходом БВНН, а инверсный - вторым выходом БВНН, кроме того единичный вход RS-триггера связан со вторым входом логического элемента ИЛИ, управляющим входом первого n-разрядного электронного ключа и выходом второго формирователя коротких импульсов, вход которого соединен с выходами РАВНО и МЕНЬШЕ числового компаратора, выход БОЛЬШЕ которого подключен к входу первого формирователя коротких импульсов, а второй вход компаратора является вторым входом БВНН и его разряды соединены с соответствующими разрядами входа второго n-разрядного электронного ключа, разряды выхода которого связаны с соответствующими разрядами входа регистра памяти, причем выход генератора импульсов подключен к счетному входу счетчика, сбросовый вход которого соединен с выходом логического элемента ИЛИ, первый вход которого связан с шиной ПУСК, второй - с первым входом распределителя импульсов и выходом РАВНО числового компаратора, первый вход которого соединен с выходом счетчика и входом третьего адреса блока памяти, а второй вход компаратора - с выходом задающего регистра частоты и входом второго адреса блока памяти, вход первого адреса которого подключен к выходу задающего регистра амплитуды выходного напряжения, а соответствующие разряды выхода - к соответствующим разрядам вторых входов с первого по двенадцатый вычитатель, первые входы которых подключены к выходам с первого по двенадцатый аналого-цифрового преобразователя соответственно, а разряды выхода первого вычитателя соединены с соответствующими разрядами первого входа первого БВНН, второй вход которого связан с разрядами выхода второго вычитателя, первый выход - с первым входом первого элемента И, второй выход - с первым входом второго элемента И, разряды третьего выхода - с соответствующими разрядами первого входа четвертого БВНН, первый выход которого связан со вторыми входами первого и второго элемента И, второй выход - со вторыми входами третьего и четвертого элемента И, разряды третьего выхода - с соответствующими разрядами первого входа пятого БВНН, разряды второго входа - с соответствующими разрядами третьего выхода второго БВНН, первый выход которого соединен с первым входом третьего элемента И, второй вход - с первым входом четвертого элемента И, разряды первого входа - с соответствующими разрядами выхода третьего вычитателя, разряды второго входа - с соответствующими разрядами выхода четвертого вычитателя, а разряды выхода пятого вычитателя подключены к соответствующим разрядам первого входа третьего БВНН, разряды второго входа которого связаны с соответствующими разрядами выхода шестого вычитателя, первый выход - с первым входом пятого элемента И, второй выход - с первым входом шестого элемента И, разряды третьего выхода - с соответствующими разрядами второго входа пятого БВНН, первый выход которого подключен к третьему входу первого элемента И, второй выход - к вторым входам пятого и шестого элемента И, разряды третьего выхода - к соответствующим разрядом первого входа одиннадцатого БВНН, первый выход которого соединен с третьими входами пятого и шестого элемента И и четвертыми входами первого, второго, третьего и четвертого элемента И, второй выход - с третьими входами одиннадцатого и двенадцатого элемента И и четвертыми входами седьмого, восьмого, девятого и десятого элемента И, разряды второго входа - с соответствующими разрядами выхода десятого БВНН, разряды второго входа которого связаны с соответствующими разрядами третьего выхода восьмого БВНН, первый выход - с третьими входами седьмого, восьмого, девятого и десятого элемента И, второй выход - со вторыми входами одиннадцатого и двенадцатого элемента И, разряды первого входа - с соответствующими разрядами третьего выхода девятого БВНН, первый выход которого подключен к вторым входам седьмого и восьмого элемента И, второй выход - к вторым входам девятого и десятого элемента И, разряды второго входа - к соответствующим разрядам третьего выхода седьмого БВНН, разряды первого входа - к соответствующим разрядам третьего выхода шестого БВНН, первый выход которого соединен с первым входом седьмого элемента И, второй выход - с первым входом восьмого элемента И, разряды первого входа - с соответствующими разрядами выхода седьмого вычитателя, разряды второго входа - с соответствующими разрядами выхода восьмого вычитателя, а разряды выхода девятого вычитателя подключены к соответствующим разрядам первого входа седьмого БВНН, с разрядами второго входа которого связаны соответствующие разряды выхода десятого вычитателя, первый выход - с первым входом девятого элемента И, второй выход - с первым входом десятого элемента И, а разряды выхода одиннадцатого вычитателя подключены к соответствующим разрядам первого входа восьмого БВНН, разряды второго входа которого связаны с соответствующими разрядами выхода двенадцатого вычитателя, первый выход - с первым входом одиннадцатого элемента И, второй выход - с первым входом двенадцатого элемента И, выход которого подключен к управляющему входу двадцать третьего и двадцать четвертого ключа, а выход одиннадцатого элемента И подключен к управляющему входу двадцать первого и двадцать второго ключа, выход десятого элемента И - к управляющему входу девятнадцатого и двадцатого ключа, выход девятого элемента И - к управляющему входу семнадцатого и восемнадцатого ключа, выход восьмого элемента И - к управляющему входу пятнадцатого и шестнадцатого ключа, выход седьмого элемента И - к управляющему входу тринадцатого и четырнадцатого ключа, выход шестого элемента И - к управляющему входу одиннадцатого и двенадцатого ключа, выход пятого элемента И - к управляющему входу девятого и десятого ключа, выход четвертого элемента И - к управляющему входу седьмого и восьмого ключа, выход третьего элемента И - к управляющему входу пятого и шестого ключа, выход второго элемента И - к управляющему входу третьего и четвертого ключа, выход первого элемента И - к управляющему входу первого и второго ключа, кроме того выходы ключей с нечетными номерами с первого по двадцать третий подключены к входу двадцать пятого и двадцать восьмого ключа, а выходы ключей с четными номерами со второго по двадцать четвертый подключены к входу двадцать шестого и двадцать седьмого ключа, выход которого связан с выходом двадцать пятого ключа и первым зажимом нагрузки, а управляющий вход соединен с инверсным выходом RS-триггера и управляющим входом двадцать восьмого ключа, выход которого связан с выходом двадцать шестого ключа и вторым зажимом нагрузки, а управляющий вход - с прямым выходом RS-триггера и управляющим входом двадцать пятого ключа, причем к первой фазе питающей сети подключены входы первого, третьего, двенадцатого, четырнадцатого, шестнадцатого и двадцать третьего ключей, к второй фазе - входы седьмого, девятого, одиннадцатого, двадцатого, двадцать второго и двадцать четвертого ключа, к третий фазе -входы четвертого, шестого, восьмого, пятнадцатого, семнадцатого и девятнадцатого ключа, а к нейтрали питающей сети - входы второго, пятого, десятого, тринадцатого, восемнадцатого и двадцать первого ключа, снабжен такими же вторым и третьим однофазным бестрансформаторным непосредственным преобразователем частоты (ОБНПЧ), имеющими общие с первым ОБНПЧ задающие регистры частоты и амплитуды, генератор стабильных импульсов и шину ПУСК, вторым, третьим и четвертым счетчиком импульсов, вторым числовым компаратором, тринадцатым логическим элементом И, вторым RS-триггером, формирователем коротких импульсов, трехвыходовым распределителем импульсов и шиной УСТАНОВКА, которая подключена к сбросовым входам второго, третьего и четвертого счетчика, счетный вход которого, связан с первым выходом трехвыходового распределителя импульсов, второй и третий выход которого подключен к счетному входу третьего счетчика, а вход - к выходу тринадцатого логического элемента И и счетным входом второго счетчика, разряды выхода которого подключены к соответствующими разрядами второго входа второго компаратора, разряды первого входа которого соединены с соответствующими разрядами выхода задающего регистра частоты, выход РАВНО - со сбросовым входом второго RS-триггера, а выход БОЛЬШЕ с единичным входом второго RS-триггера, инверсный выход которого подключен к входу формирователя коротких импульсов, а прямой выход - к первому входу тринадцатого логического элемента И, второй вход которого связан с выходом генератора импульсов, кроме того разряды выхода четвертого счетчика соединены с соответствующими разрядами входа исходного числа счетчика второго ОБНПЧ, вход записи исходного числа которого связан с выходом формирователя коротких импульсов и входом записи исходного числа счетчика третьего ОБНПЧ, разряды входа исходного числа которого подключены к соответствующим разрядам выхода третьего счетчика, причем распределители импульсов коммутаторов включают четырнадцатый и пятнадцатый логические элементы И и второй логический элемент ИЛИ, выход которого является первым выходом распределителя импульсов, первый вход которого подключен к шине ПУСК и является вторым входом распределителя импульсов, первым входом которого служат первые входы четырнадцатого и пятнадцатого логического элемента И, которые подключены к выходу РАВНО первого компаратора, а выход четырнадцатого логического элемента И связан со вторым входом второго логического элемента ИЛИ и его второй вход, который является третьим входом распределителя импульсов, связан с инверсным выходом первого RS-триггера, прямой выход которого соединен со вторым входом, который является четвертым входом распределителя импульсов, пятнадцатого логического элемента И, выход которого служит вторым выходом распределителя импульсов и подключен к сбросовому входу первого RS-триггера, кроме того прямой выход первого RS-триггера второго БНЧП подключен к управляющим электродам двадцать седьмого и двадцать восьмого электронного ключа, а инверсный выход - к управляющим электродам двадцать пятого и двадцать шестого электронного ключа.

Введение второго и третьего ОБНПЧ обеспечивают формирование трехфазной системы напряжений на выходе преобразователя. Второй, третий и четвертый счетчики, второй компаратор, тринадцатый логический элемент И, трехвыходовый распределитель импульсов и их связи обеспечивают формирование кодов начальных фаз для выходных напряжений второго и третьего ОБНПЧ. Связи выходов первого RS-триггера участвуют в формировании начальной фазы напряжения второго ОБНПЧ. Четырнадцатый и пятнадцатый логические элементы И и второй логический элемент ИЛИ, входящие в состав распределителя обеспечивают возможность установки распределителя в исходное состояние.

На фиг. 1 представлены векторные диаграммы системы питающего напряжения, на фиг. 2 - схема однофазного бестрансформаторного непосредственного преобразователя частоты (ОБНПЧ), на фиг. 3 - схема блока выбора наименьшего напряжения (БВНН), на фиг. 4 - схема коммутатора первого и третьего ОБНПЧ, на фиг. 5 - временные диаграммы формирования фазного выходного напряжения, на фиг. 6 - схема трехфазного бестрансформаторного непосредственного преобразователя частоты (ТБНПЧ), на фиг. 7 - волновые диаграммы выходного напряжения, на фиг. 8 - фрагмент схемы коммутатора второго ОБНПЧ.

Преобразователь содержит три ОБНПЧ (см. фиг. 6), имеющих одинаковую структуру, каждый из которых имеет с первого по двенадцатый аналого-цифровые преобразователи (АЦП) 1…12, с первого по двенадцатый вычитатели 13…24, с первого по одиннадцатый блоки выбора наименьшего напряжения (БВНН) 25…35, с первого по двенадцатый логические элементы И 36…47, коммутатор 48, блок памяти 49, задающий регистр амплитуды напряжения 50, задающий регистр частоты 51, первый суммирующий счетчик 52, генератор стабильных импульсов 53, логический элемент ИЛИ 54, первый числовой компаратор 55. Блоки выбора наименьшего напряжения (см. фиг. 3) 25…35 имеют одинаковую структуру, включающую числовой компаратор 56, входы которого являются входами БВНН, первый 57 и второй 58 n-разрядные электронные ключи, первый 59 и второй 60 формирователи коротких импульсов, первый логический элемент ИЛИ 61, первый RS-триггер 62, прямой выход которого является первым выходом БВНН, инверсный выход - вторым выходом БВНН, а выход регистра памяти 63 служит третьим выходом блока. Коммутатор 48 (см. фиг. 4) подключается к шинам питающего напряжения А, В, С и 0. В его состав входят с первого по двадцать восьмой электронные ключи 64…91, RS-триггер 92, распределитель импульсов 93, шина ПУСК 94, первый 95 и второй 96 выходные зажимы преобразователя. Общие фрагменты 97 схем ОБНПЧ (см. фиг. 2) имеют отличия в подключении к блоку начальной установки, который объединяет (см. фиг. 6) второй 98, третий 99 и четвертый 100 суммирующие счетчики, второй числовой компаратор 101, тринадцатый логический элемент И 102, второй RS-триггер 103, формирователь коротких импульсов 104, трехвыходовый распределитель импульсов 105 и шину 106 УСТАНОВКА. Распределитель импульсов 93, входящий в коммутатор 48 (см. фиг. 4), включает четырнадцатый 107 и пятнадцатый 108 логический элемент И, а так же второй логический элемент ИЛИ 109.

НПЧ работает следующим образом. Источник питания для НПЧ имеет трехфазную систему напряжений с выведенной нулевой точкой. Эта система позволяет иметь три прямых фазных напряжения U_A0, U_B0, U_C0 и соответствующие обратные фазные напряжения U_0A, U_0B, U_0C, а также три прямых линейных напряжений U_AB, U_BC, U_CA и соответствующие обратные линейные напряжения U_BA, U_CB, U_AC. Из этих напряжений можно создать систему двенадцати напряжений (см. фиг. 1), имеющих фазовый сдвиг 30°: U₁=U_A0, U₂=U_AC, U₃=U_0C, U₄=U_BC, U₅=U_B0, U₆=U_BA, U₇=U_0A, U₈=U_CA, U₉=U_C0, U₁₀=U_CB, U₁₁=U_0B, U₁₂=U_AB. Напряжения этой системы с нечетными индексами имеют амплитуду равную амплитуде фазного напряжения источника питания U_фм, а напряжения с нечетными индексами - равную амплитуде линейного напряжения U_лм.

Каждый из трех ОБНПЧ формирует на выходных зажимах 95 и 96 фазное выходное напряжение следующим образом. Напряжения U₁, U₂,… U₁₂ соответственно подаются на входы АЦП 1…12, на выходах которых появляются коды X1, Х2,…Х12 этих напряжений, поступающие на первые входы соответственно вычитателей 13…24 (см. фиг. 2).

С выхода задающего регистра 50 (см. фиг. 2) на вход первого адреса блока памяти 49 поступает код амплитуды выходного напряжения Х50, а на вход второго адреса - код частоты выходного напряжения Х51 (код полупериода) с выхода задающего регистра 51. При подаче питающего напряжения одновременно поступает сигнал Х94 на шину 94 ПУСК, который проходит через элемент ИЛИ 109 (см. фиг. 4) и переводит триггер 92 в единичное состояние задавая формирование положительной полуволны выходного напряжения. Одновременно сигнал Х94 через элемент ИЛИ 54 подается на сбросовый вход счетчика 52, и на выходах разрядов счетчика 52 устанавливается нулевой код. С выхода генератора 53 поступают импульсы на вход счетчика 52, и с каждым импульсом код на выходе счетчика 52 возрастает на единицу. Этот код, характеризующий текущее время, подается на вход третьего адреса блока памяти 49, и на его выходе появляется код Х49 мгновенного значения идеальной кривой выходного напряжения соответствующего заданной частоте и амплитуде. С ростом кода на выходе счетчика 52 из блока памяти 49 извлекаются коды мгновенных значений за положительный полупериод напряжения. Когда текущее время достигает полупериода, код на выходе счетчика 52 оказывается равным коду Х51 заданной частоты на выходе задатчика 51. При этом оказываются равными коды на входах компаратора 55, и на его выходе РАВНО появляется сигнал, который проходит через элемент ИЛИ 54 и обнуляет счетчик 52, подготавливая его для отсчета времени очередного полупериода. С выхода блока памяти 49 код Х49 мгновенных значений идеальной кривой выходного напряжения поступает на вторые входы вычитателей 13…24, на первых входах которых присутствуют коды X1, Х2,… Х12 соответственно напряжений U₁, U₂,… U₁₂. На выходах вычитателей 13…24, появляются коды модуля отклонения Х13=|Х1-Х49|, Х14=|Х2-Х49|,… Х24=|Х12-Х49|, соответствующих мгновенных напряжений U₁, U₂,… U₁₂ питающей системы и кода идеального выходного напряжения Х49, заложенного в блоке памяти 49. Эти коды отклонений Х13, Х14,... Х24 попарно подаются на входы БВНН 25, 26, 27, 30, 31, 32 для выявления в каждой паре напряжения с наименьшим отклонением, т.е. предпочтительного напряжения для использования в формировании выходного напряжения с заданными параметрами в данный момент времени.

На первый вход БВНН 25 подается код отклонения первого напряжения U₁, который поступает на вход электронного ключа 57 и первый вход компаратора 56. На второй вход БВНН 25 подается код отклонения второго напряжения U₂, который поступает на вход электронного ключа 58 и второй вход компаратора 56.

Если напряжение U₁, связанное с первым входом БВНН, имеет меньшее или равное отклонение в сравнении с напряжением U₂, связанным со вторым входом, то появляется сигнал на выходе МЕНЬШЕ или РАВНО компаратора 56, который поступает на вход формирователя 60. Короткий импульс с выхода формирователя 60 открывает электронный ключ 57, который подает на информационный вход регистра памяти 63 код отклонения, поданный на первый вход БВНН. Этот код записывается в регистр 63 импульсом с выхода формирователя 60 и поступает на третий выход БВНН. Одновременно с прямого выхода RS-триггера 62 поступает сигнал на первый выход БВНН.

Если меньшее отклонение имеет напряжение U₂, связанное со вторым входом БВНН, то появляется сигнал на выходе БОЛЬШЕ компаратора 56 и импульсом с выхода формирователя 59 RS-триггер 62 переводится в нулевое состояние, обеспечивая подачу с инверсного выхода сигнала на второй выход БВНН. Одновременно этим же импульсом с выхода формирователя 60, проходящем через элемент ИЛИ 61, в регистр 63 через ключ 58, записывается код отклонения, поданный на второй вход БВНН, который поступает на третий выход БВНН.

Таким образом, БВНН осуществляет выбор кода наименьшего отклонения, подавая его на третий выход, а на первом и втором выходах формирует признак напряжения с наименьшим отклонением из двух напряжений связанных с входами БВНН. В результате на третьем выходе блока 25 появляется наименьшее отклонение первого и второго напряжения Min{U₁,U₂}, блока 26 - третьего и четвертого напряжения Min{U₃,U₄}, блока 27 - Min{U₅,U₆}, блока 30 - Min{U₇,U₈}, блока 31 - Min{U₉,U₁₀}, блока 32 - Min{U₁₁,U₁₂}. БВНН 25, 26, 27, 30, 31 и 32 выдают результаты сравнения пары напряжений, а БВНН 28 и 33 четырех напряжений: блок 28 - Min{U₁, U₂, U₃, U₄}, а блок 33 - Min{U₇, U₈, U₉, U₁₀}. БВНН 29 и 34 выдают результаты по сравнению шести напряжений: блок 28 - Min{U₁, U₂, U₃, U₄, U₅, U₆}, а блок 34 - Min{U₇, U₈, U₉, U₁₀, U₁₁, U₁₂}. Результат сравнения всех напряжений выдает блок 35 Min{U₁, U₂, U₃, U₄, U₅, U₆, U₇, U₈, U₉, U₁₀, U₁₁, U₁₂}.

Если в процессе сравнения появляются сигналы на первых выходах БВНН 25, 28, 29 и 35, то с выхода элемента И 36 подается сигнал Y1 на управляющие входы электронных ключей 64 и 65 коммутатора 48 (см. фиг. 4), которые к выходному зажиму 95 подключают шину А, а к зажиму 96 - шину 0, т.е. к выходным зажимам подключается напряжение U₁, как наиболее подходящее в данный момент времени, для формирования кривой выходного напряжения.

Когда в процессе сравнения появляются сигналы, на первых выходах блоков 28, 29, 35 и втором выходе блока 25, то с выхода элемента И 37 подается сигнал Y2 на управляющие входы ключей 66 и 67 коммутатора 48 (см. фиг. 4). К зажиму 96 подключается шина А, а к зажиму 96 - шина С, т.е. к выходным зажимам подключается напряжение U₂.

Если в процессе сравнения появляются сигналы на первых выходах блоков 26, 29, 35 и втором выходе блока 28, то с выхода элемента И 38 подается сигнал Y3 на управляющие входы ключей 68 и 69 коммутатора 48 (см. фиг. 4). Ключ 68 подключает шину 0 к зажиму 95, а ключ 69 - шину С к зажиму 96. К выходным зажимам подключается напряжение U₃.

Если появляются сигналы на вторых выходах блоков 26, 28 и первых выходах блоков 29, 35, то открывается элемент И 39 и на управляющие входы электронных ключей 70 и 71 поступает сигнал Y4. При этом зажим 95 через ключ 70 подключается к шине В, а зажим 96 - через ключ 71 к шине С, т.е. к выходным зажимам подключается напряжение U₄.

Когда появляются сигналы на первых выходах блоков 27, 35 и втором выходе блока 29, открывается элемент И 40 и сигнал Y5 с его выхода включает ключи 72 и 73. Ключ 72 подключает шину В к зажиму 95, а ключ 73 - шину 0 к зажиму 96 и на выходные зажимы подается напряжение U₅.

При наличии сигналов на вторых выходах блоков 27, 29 и первом выходе блока 35 появляется сигнал Y6 на выходе элемента И 41, поступающий на входы управления ключей 74 и 75. Открывшиеся ключи 74 и 75 подключают к зажиму 95 шину В, к зажиму 96 шину А, т.е. на выходные зажимы подается напряжение U₆.

Если в процессе сравнения появляются сигналы на первых выходах блоков 30, 33, 34 и втором выходе блока 35, то появляется сигнал Y7 на выходе элемента И 42, который открывает ключи 76 и 77. Ключ 76 подключает зажим 95 к шине 0, а ключ 77 - зажим 96 к шине А, подавая на выходные зажимы напряжение U₇.

Если одновременно присутствуют сигналы первых выходах блоков 33, 34 и вторых выходах блоков 30, 35, открывается элемент И 43, на выходе которого появляется сигнал Y8, поступающий на управляющие входы ключей 78 и 79. Они открываются и ключ 78 подключает шину С к зажиму 95, а ключ 79 - шину А к зажиму 96, подавая на выходные зажимы напряжение U₈.

Когда появляются сигналы на первых выходах блоков 31, 34 и вторых выходах блоков 33, 35 появляется сигнал Y9 на выходе элемента И 44, который подается на управляющие входы электронных ключей 80 и 81. Открывшийся ключ 80 подключает зажим 95 к шине С, а ключ 81 - зажим 96 к шине 0, и на выходных зажимах оказывается напряжение U₉.

При наличии сигналов на вторых выходах блоков 31, 33, 35 и на первом выходе блока 34 открывается элемент И 45 и появляется сигнал Y10 на его выходе, поступающий на управляющие входы электронных ключей 82 и 83, которые открываются. Ключ 82 соединяет зажим 95 с шиной С, а ключ 83 - зажим 96 с шиной В, подавая на выходные зажимы напряжение U₁₀.

Если присутствуют сигналы на вторых выходах блоков 34, 35 и первом выходе блока 32, появляется сигнал Y11 на выходе элемента И 46, которым открываются ключи 84 и 85. Ключом 84 зажим 95 подключается к шине 0, а ключом 85 - зажим 96 к шине В, подавая на выходные зажимы напряжение U₁₁.

Когда имеются сигналы на вторых выходах блоков 32, 34 и 35 открывается элемент И 47 и сигналом Y12 с его выхода включаются ключи 86 и 87. Ключ 86 связывает зажим 95 с шиной А, а ключ 87 - зажим 96 с шиной В. При этом на выходные зажимы подается напряжение U₁₂.

Подача соответствующих напряжений U₁…U₁₂ на выходные зажимы 95 и 96 при формировании положительной полуволны выходного напряжения происходит, как описано выше. При этом шина е (см. фиг. 4) подключается к зажиму 95 через ключ 88, а шина ƒ - к зажиму 96 через ключ 89. Для формирования отрицательной полуволны меняются связи между шинами e, ƒ и зажимами 95, 96 с помощью ключей 90, 91. Ключ 90 подключает шину ƒ к зажиму 95, а ключ 91 - шину е к зажиму 96. Управление ключами 88, 89 и 90, 91 осуществляется триггером 92.

Одновременно с включением НПЧ подается сигнал на шину ПУСК 94, которым обнуляется счетчик 52. С выхода генератора 53 стабильных импульсов на суммирующий вход счетчика 52 проходят импульсы, и на его выходе формируется возрастающий код K_t текущего времени t, которое связано с кодом выражением

где Т₅₃ - период следования импульсов генератора 53.

Код K_t текущего времени поступает на вход третьего адреса блока памяти 49. На входе второго адреса блока 49 присутствует код К_T половины периода Т_B/2 выходного напряжения, который устанавливается задающим регистром 51. Код К_T половины периода связан с частотой f_в выходного напряжения и частотой f₅₃ и импульсов генератора 53 выражением

Задающим регистром 50 на вход первого адреса блока памяти 49 подается код К_Um амплитуды выходного напряжения U_{m в}, которые связаны выражением

где ΔU_1-12 - ступень квантования АЦП 1…12.

В ячейках блока памяти 49 записаны коды К_UЭ мгновенных значений эталонного напряжения u_Э(t) с идеально синусоидальной формой, которые связаны выражением

где

В зависимости от текущего времени t, заданной амплитуды U_{m в} и частоты f_в выходного напряжения на выходе блока памяти 49 появляется соответствующий код К_UЭ эталонного напряжения, который поступает на вторые входы вычитателей 13…24, которые определяют отклонения напряжений U₁…U₁₂ от эталонного.

При включении НПЧ в момент времени t₀ (см. фиг. 5) для формирования выходного напряжения U_в, имеющего меньшую частоту и амплитуду, чем питающее напряжение, появляется сигнал Y1, который поступает на управляющие входы электронных ключей 64 и 65 коммутатора 48 (см. фиг. 4). К шинам е и f подключается напряжение U₁ и появляется напряжение U_ef, которое через открытые ключи 88 и 89 подается на зажимы нагрузки 95 и 96 при этом U_в=U_ef, обеспечивая формирование положительной полуволны выходного напряжения.

В момент времени t₁ (см. фиг. 5) появляется сигнал Y8, который поступает на управляющие входы электронных ключей 78 и 79 коммутатора 48 (см. фиг. 4) подключающие к выходу напряжение U₈.

В момент времени t₂ (см. фиг. 5) наиболее подходящим является напряжение U₂, которое подключается к выходу коммутатором 48 (см. фиг. 4) по сигналу Y2.

Далее в момент времени t₃ (см. фиг. 5) коммутатор 48 (см. фиг. 4) подключает к выходу напряжение U₉; в момент времени t₄ (см. фиг. 5) - напряжение U₁₀; в момент времени t₅ - напряжение U₁₁; в момент времени t₆ - напряжение U₃; в момент времени t₇ - напряжение U₁₀; в момент времени t₈ - напряжение U₃; в момент времени t₉ - напряжение U₈; в момент времени t₁₀ - напряжение U₃; в момент времени t₁₁ - напряжение U₉; в момент времени t₁₂ - напряжение U₄; в момент времени t₁₃ - напряжение U₁₀.

В момент времени t₁₄ (см. фиг. 5) завершается формирование положительной полуволны выходного напряжения и на входах компаратора 55 (см. фиг. 2) оказываются равные коды. На выходе РАВНО компаратора 55 появляется сигнал Х55, который через элемент ИЛИ 54 поступает на сбросовый вход счетчика 52, запуская очередной цикл генерации кода текущего времени. Одновременно сигнал Х55 с выхода компаратора 55 поступает на первый вход элемента И 108, подготовленный по второму входу сигналом с прямого выхода триггера 92. Появляется сигнал на выходе элемента И 108, который поступает на сбросовый вход триггера 92. Триггер 92 меняет состояние и закрывает ключи 88, 89, а открывает ключи 90, 91. При этом к шине е подключается зажим нагрузки 96, а к шине f - зажим 95 обеспечивая равенство U_в=-U_ef. Начинается формирование отрицательной полуволны выходного напряжения. В момент времени t₁₅ (см. фиг. 5) коммутатор 48 (см. фиг. 4) подключает к выходу напряжение U₅. В момент времени t₁₆ (см. фиг. 5) к выходным зажимам подключается напряжение U₁₁. В последующем при формировании отрицательной полуволны, как описано выше, происходит подбор наиболее подходящих напряжений из системы напряжений U₁…U₁₂.

По завершению формирования отрицательной полуволны вновь появляется сигнал Х55 на выходе компаратора 55 (см. фиг. 2), который через элементы И 107 и ИЛИ 109 распределителя 93 (см. фиг. 4) поступает на счетный вход триггера 92. Триггер меняет состояние и подготавливает схему к формированию очередной полуволны выходного напряжения.

В результате каждый ОБНПЧ формирует кривую фазного напряжения. Для получения трехфазной системы из этих напряжений соответствующие сдвиги на 120° между ними обеспечивается следующим образом.

Перед включением устройства подается сигнал XI06 на шину 106 УСТАНОВКА (см. фиг. 6). При этом обнуляются счетчики 98, 99 и 100. Нулевой код с выхода счетчика 98 поступает на второй вход компаратора 101, на первый вход которого подан код полупериода Т_В/2, соответствующий заданной частоте, с выхода задающего регистра 51. Появляется сигнал на выходе БОЛЬШЕ компаратора 101 и сигнал на прямом выходе RS-триггера 103, который подготавливает элемент И 102 по первому входу и через него начинают проходить импульсы с выхода генератора 53 на счетный вход счетчика 98 и вход распределителя 105. Из каждых трех импульсов, поступающих на вход распределителя 105, один (с первого выхода) поступает на счетный вход счетчика 100, а два (со второго и третьего выхода) - на счетный вход счетчика 99. В момент времени, когда на выходе счетчика 98 код станет равным коду полупериоду Т_В/2, соответствующему заданной частоте, появляется сигнал на выходе РАВНО компаратора 101, которым триггер 103 переводится в нулевое состояние. На его прямом выходе сигнал исчезает, предотвращая прохождение импульсов на входы счетчиков 98, 99 и 100, а на инверсном выходе появляется. К этому моменту на выходе счетчика 100 сформирован код, соответствующий шестой части периода t₁=T_И/6, а на выходе счетчика 99 - третий части t₂=T_В/3, которые поступают на входы исходного числа счетчиков 52 соответственно второго и третьего ОБНПЧ. Сигнал с инверсного выхода триггера 103 поступает на вход формирователя 104, и сигналом с его выхода коды t₁ и t₂ записываются в счетчики 52-2 и 52-3 соответственно, задавая начальные фазы формируемых напряжений.

При подаче сигнала на шину ПУСК 94, появляется сигнал на выходе элемента ИЛИ 109 (см. фиг. 4), который устанавливает триггеры 92 коммутаторов 48 в единичное состояние. При этом первый и третий ОБНПЧ настраиваются на формирование положительной полуволны выходного напряжения, так как сигналами с прямых выходов триггеров 92 включаются ключи 88 и 89. Это задает выходному напряжению ид (см. фиг. 7) первого ОБНПЧ нулевую начальную фазу, а начальную фазу выходного напряжения u_C третьего ОБНПЧ соответствующую времени t₂=T_B/3 (120°) записанному в счетчик 52-3. В результате обеспечивается необходимый фазовый сдвиг 120° между u_A и u_C в сторону опережения.

Сигналом с прямого выхода триггера 92 второго ОБНПЧ включаются ключи 90 и 91 (см. фиг. 8), что обеспечивает формирование отрицательной полуволны выходного напряжения u_C (привентивный сдвиг на 180°). Одновременно задается начальная фаза соответствующая времени t₁=T_B/6 (60°), записанному в счетчик 52-2. В результате обеспечивается необходимый фазовый сдвиг на 180°+60°=240° в сторону опережения между u_A и u_B. Кривые выходных напряжений u_A, u_B и u_C имеют между собой фазовый сдвиг 120°.

Выходные зажимы ОБНПЧ 95 и 96 могут соединяться по схеме треугольник или по схеме звезда (см. фиг. 6).

Таким образом, преобразователь имеет расширенные функциональные возможности обеспечивает питание потребителей однофазным и трехфазным напряжением с заданной частотой и амплитудой.

Источники информации

1. Электроника: учеб. пособие / В.И. Лачин, Н.С. Савёлов. - Изд. 7-е. - Ростов н/Д: Феникс, 2009, С. 667-669

2. Описание изобретения к авторскому свидетельству №736296, Н02М 5/27, 1980.

3. Описание изобретения к патенту №2691968 РФ, МПК Н02М 5/27, 2019.

Трехфазный бестрансформаторный непосредственный преобразователь частоты (НПЧ), имеющий первый однофазный НПЧ, содержащий коммутатор, имеющий с первого по двадцать восьмой электронные ключи и распределитель импульсов, с первого по двенадцатый логические элементы И, логический элемент ИЛИ, задающие регистры частоты и амплитуды выходного напряжения, генератор стабильных импульсов, блок памяти, счетчик импульсов, числовой компаратор, с первого по одиннадцатый блоки выбора наименьшего напряжения (БВНН), с первого по двенадцатый вычитатели, с первого по двенадцатый аналого-цифровые преобразователи, входы которых подключены к соответствующим напряжениям питающей сети, RS-триггер коммутатора, единичный вход которого подключен к первому выходу распределителя, а сбросовый вход - ко второму, причем каждый БВНН имеет числовой компаратор, первый вход которого является первым входом БВНН и его соответствующие разряды подключены к соответствующим разрядам входа первого n-разрядного электронного ключа, разряды выхода которого связаны с соответствующими разрядами регистра памяти, выход которого является третьим выходом БВНН, а вход записи соединен с выходом логического элемента ИЛИ, первый вход которого связан с выходом первого формирователя коротких импульсов, управляющим входом второго n-разрядного электронного ключа и сбросовым входом RS-триггера, прямой выход которого является первым выходом БВНН, а инверсный - вторым выходом БВНН, кроме того, единичный вход RS-триггера связан со вторым входом логического элемента ИЛИ, управляющим входом первого n-разрядного электронного ключа и выходом второго формирователя коротких импульсов, вход которого соединен с выходами РАВНО и МЕНЬШЕ числового компаратора, выход БОЛЬШЕ которого подключен к входу первого формирователя коротких импульсов, а второй вход компаратора является вторым входом БВНН и его разряды соединены с соответствующими разрядами входа второго n-разрядного электронного ключа, разряды выхода которого связаны с соответствующими разрядами входа регистра памяти, причем выход генератора импульсов подключен к счетному входу счетчика, сбросовый вход которого соединен с выходом логического элемента ИЛИ, первый вход которого связан с шиной ПУСК, второй - с первым входом распределителя импульсов и выходом РАВНО числового компаратора, первый вход которого соединен с выходом счетчика и входом третьего адреса блока памяти, а второй вход компаратора - с выходом задающего регистра частоты и входом второго адреса блока памяти, вход первого адреса которого подключен к выходу задающего регистра амплитуды выходного напряжения, а соответствующие разряды выхода - к соответствующим разрядам вторых входов с первого по двенадцатый вычитателей, первые входы которых подключены к выходам с первого по двенадцатый аналого-цифровых преобразователей соответственно, а разряды выхода первого вычитателя соединены с соответствующими разрядами первого входа первого БВНН, второй вход которого связан с разрядами выхода второго вычитателя, первый выход - с первым входом первого элемента И, второй выход - с первым входом второго элемента И, разряды третьего выхода - с соответствующими разрядами первого входа четвертого БВНН, первый выход которого связан со вторыми входами первого и второго элементов И, второй выход - со вторыми входами третьего и четвертого элементов И, разряды третьего выхода - с соответствующими разрядами первого входа пятого БВНН, разряды второго входа - с соответствующими разрядами третьего выхода второго БВНН, первый выход которого соединен с первым входом третьего элемента И, второй выход - с первым входом четвертого элемента И, разряды первого входа - с соответствующими разрядами выхода третьего вычитателя, разряды второго входа - с соответствующими разрядами выхода четвертого вычитателя, а разряды выхода пятого вычитателя подключены к соответствующим разрядам первого входа третьего БВНН, разряды второго входа которого связаны с соответствующими разрядами выхода шестого вычитателя, первый выход - с первым входом пятого элемента И, второй выход - с первым входом шестого элемента И, разряды третьего выхода - с соответствующими разрядами второго входа пятого БВНН, первый выход которого подключен к третьему входу первого элемента И, второй выход - к вторым входам пятого и шестого элементов И, разряды третьего выхода - к соответствующим разрядом первого входа одиннадцатого БВНН, первый выход которого соединен с третьими входами пятого и шестого элементов И и четвертыми входами первого, второго, третьего и четвертого элементов И, второй выход - с третьими входами одиннадцатого и двенадцатого элементов И и четвертыми входами седьмого, восьмого, девятого и десятого элементов И, разряды второго входа - с соответствующими разрядами выхода десятого БВНН, разряды второго входа которого связаны с соответствующими разрядами третьего выхода восьмого БВНН, первый выход - с третьими входами седьмого, восьмого, девятого и десятого элементов И, второй выход - со вторыми входами одиннадцатого и двенадцатого элементов И, разряды первого входа - с соответствующими разрядами третьего выхода девятого БВНН, первый выход которого подключен к вторым входам седьмого и восьмого элементов И, второй выход - к вторым входам девятого и десятого элементов И, разряды второго входа - к соответствующим разрядам третьего выхода седьмого БВНН, разряды первого входа - к соответствующим разрядам третьего выхода шестого БВНН, первый выход которого соединен с первым входом седьмого элемента И, второй выход - с первым входом восьмого элемента И, разряды первого входа - с соответствующими разрядами выхода седьмого вычитателя, разряды второго входа - с соответствующими разрядами выхода восьмого вычитателя, а разряды выхода девятого вычитателя подключены к соответствующим разрядам первого входа седьмого БВНН, с разрядами второго входа которого связаны соответствующие разряды выхода десятого вычитателя, первый выход - с первым входом девятого элемента И, второй вход - с первым входом десятого элемента И, а разряды выхода одиннадцатого вычитателя подключены к соответствующим разрядам первого входа восьмого БВНН, разряды второго входа которого связаны с соответствующими разрядами выхода двенадцатого вычитателя, первый выход - с первым входом одиннадцатого элемента И, второй выход - с первым входом двенадцатого элемента И, выход которого подключен к управляющему входу двадцать третьего и двадцать четвертого ключей, а выход одиннадцатого элемента И подключен к управляющему входу двадцать первого и двадцать второго ключей, выход десятого элемента И - к управляющему входу девятнадцатого и двадцатого ключей, выход девятого элемента И - к управляющему входу семнадцатого и восемнадцатого ключей, выход восьмого элемента И - к управляющему входу пятнадцатого и шестнадцатого ключей, выход седьмого элемента И - к управляющему входу тринадцатого и четырнадцатого ключей, выход шестого элемента И - к управляющему входу одиннадцатого и двенадцатого ключей, выход пятого элемента И - к управляющему входу девятого и десятого ключей, выход четвертого элемента И - к управляющему входу седьмого и восьмого ключей, выход третьего элемента И - к управляющему входу пятого и шестого ключей, выход второго элемента И - к управляющему входу третьего и четвертого ключей, выход первого элемента И - к управляющему входу первого и второго ключей, кроме того, выходы ключей с нечетными номерами с первого по двадцать третий подключены к входу двадцать пятого и двадцать восьмого ключей, а выходы ключей с четными номерами со второго по двадцать четвертый подключены к входу двадцать шестого и двадцать седьмого ключей, выход которого связан с выходом двадцать пятого ключа и первым зажимом нагрузки, а управляющий вход соединен с инверсным выходом RS-триггера и управляющим входом двадцать восьмого ключа, выход которого связан с выходом двадцать шестого ключа и вторым зажимом нагрузки, а управляющий вход - с прямым выходом RS-триггера и управляющим входом двадцать пятого ключа, причем к первой фазе питающей сети подключены входы первого, третьего, двенадцатого, четырнадцатого, шестнадцатого и двадцать третьего ключей, к второй фазе - входы седьмого, девятого, одиннадцатого, двадцатого, двадцать второго и двадцать четвертого ключей, к третий фазе - входы четвертого, шестого, восьмого, пятнадцатого, семнадцатого и девятнадцатого ключей, а к нейтрали питающей сети - входы второго, пятого, десятого, тринадцатого, восемнадцатого и двадцать первого ключей, отличающийся тем, что с целью расширения функциональных возможностей снабжен такими же вторым и третьим однофазными бестрансформаторными непосредственными преобразователями частоты (ОБНПЧ), имеющими общие с первым ОБНПЧ задающие регистры частоты и амплитуды, генератор стабильных импульсов и шину ПУСК, вторым, третьим и четвертым счетчиками импульсов, вторым числовым компаратором, тринадцатым логическим элементом И, вторым RS-триггером, формирователем коротких импульсов, трехвыходовым распределителем импульсов и шиной УСТАНОВКА, которая подключена к сбросовым входам второго, третьего и четвертого счетчиков, счетный вход которого связан с первым выходом трехвыходового распределителя импульсов, второй и третий выходы которого подключены к счетному входу третьего счетчика, а вход - к выходу тринадцатого логического элемента И и счетным входам второго счетчика, разряды выхода которого подключены к соответствующим разрядам второго входа второго компаратора, разряды первого входа которого соединены с соответствующими разрядами выхода задающего регистра частоты, выход РАВНО - со сбросовым входом, а выход БОЛЬШЕ с единичным входом второго RS-триггера, инверсный выход которого подключен к входу формирователя коротких импульсов, а прямой выход - к первому входу тринадцатого логического элемента И, второй вход которого связан с выходом генератора импульсов, кроме того, разряды выхода четвертого счетчика соединены с соответствующими разрядами входа исходного числа счетчика второго ОБНПЧ, вход записи исходного числа которого связан с выходом формирователя коротких импульсов и входом записи исходного числа счетчика третьего ОБНПЧ, разряды входа исходного числа которого подключены к соответствующим разрядам выхода третьего счетчика, причем распределители импульсов коммутаторов включают четырнадцатый и пятнадцатый логические элементы И и второй логический элемент ИЛИ, выход которого является первым выходом распределителя импульсов, первый вход которого подключен к шине ПУСК и является вторым входом распределителя импульсов, первым входом которого служат первые входы четырнадцатого и пятнадцатого логических элементов И, которые подключены к выходу РАВНО первого компаратора, а выход четырнадцатого логического элемента И связан со вторым входом второго логического элемента ИЛИ и его второй вход, который является третьим входом распределителя импульсов, связан с инверсным выходом первого RS-триггера, прямой выход которого соединен со вторым входом, который является четвертым входом распределителя импульсов, пятнадцатого логического элемента И, выход которого служит вторым выходом распределителя импульсов и подключен к сбросовому входу первого RS-триггера, кроме того, прямой выход первого RS-триггера второго БНЧП подключен к управляющим электродам двадцать седьмого и двадцать восьмого электронных ключей, а инверсный выход - к управляющим электродам двадцать пятого и двадцать шестого электронных ключей.