Непосредственный преобразователь частоты бестрансформаторный

Изобретение относится к электротехнике, а именно к преобразовательной технике и может быть использовано для питания частотно-управляемых электроприводов переменного тока и электроприводов постоянного тока. Технический результат заключается в повышении надежности. Преобразователь содержит с первого по двенадцатый аналого-цифровые преобразователи (АЦП) 1…12, с первого по двенадцатый вычитатели 13…24, с первого по одиннадцатый блоки выбора наименьшего напряжения (БВНН) 25…35, с первого по двенадцатый логические элементы И 36…47, коммутатор 48, блок памяти 49, задающий регистр амплитуды напряжения 50, задающий регистр частоты 51, суммирующий счетчик 52, генератор стабильных импульсов 53, логический элемент ИЛИ 54, числовой компаратор 55. Блоки выбора наименьшего напряжения 25…35 имеют одинаковую структуру, включающую числовой компаратор 56, первый 57 и второй 58 n-разрядные электронные ключи, первый 59 и второй 60 формирователи коротких импульсов, логический элемент ИЛИ 61, RS-триггер 62, регистр памяти 63. Коммутатор 48 подключается к шинам питающего напряжения А, В, С и 0. В его состав входят с первого по двенадцатый электронные ключи 64…75, RS-триггер 76, распределитель импульсов 77, с первого по восьмой логические элементы ИЛИ 78…85, первый 86 и второй 87 выходные зажимы преобразователя и шина ПУСК 88. 5 ил.

 

Изобретение относится к преобразовательной технике и может быть использовано для питания частотно-управляемых электроприводов переменного тока и электроприводов постоянного тока.

Известен непосредственный преобразователь частоты (НПЧ), подключаемый к трем фазам питающей сети и имеющий шесть пар встречно параллельно включенных тиристоров [1].

Его недостатком является невысокое качество выходного напряжения, которое формируется из шести синусоид, а также зависимость выходного напряжения от вариации параметров напряжения питающей сети.

Известен НЧП содержащий, трансформатор, двадцать электронных ключей, распределитель импульсов, логический элемент НЕ, восемь логических элементов И, шесть логических элементов ИЛИ, задающий генератор, два делителя частоты, компаратор и узел развязки и усиления [2].

Недостатком данного НПЧ является зависимость параметров выходного напряжения от вариации параметров питающего напряжения.

Наиболее близким по технической сущности к изобретению является бестрансформаторный непосредственный преобразователь частоты, содержащий коммутатор, имеющий с первого по двадцать восьмой электронный ключ и распределитель импульсов, с первого по двенадцатый логические элементы И, логический элемент ИЛИ, задающие регистры частоты и амплитуды выходного напряжения, генератор стабильных импульсов, блок памяти, счетчик импульсов, числовой компаратор, с первого по одиннадцатый блок выбора наименьшего напряжения (БВНН), с первого по двенадцатый вычитатель, с первого по двенадцатый аналого-цифровой преобразователь, входы которых подключены к соответствующим напряжениям питающей сети, RS-триггер коммутатора, единичный вход которого подключен к первому выходу распределителя, а сбросовый вход - ко второму, причем каждый БВНН имеет числовой компаратор, первый вход которого является первым входом БВНН и его соответствующие разряды подключены к соответствующим разрядам входа первого n-разрядного электронного ключа, разряды выхода которого связаны с соответствующими разрядами регистра памяти, выход которого является третьим выходом БВНН, а вход записи соединен с выходом логического элемента ИЛИ, первый вход которого связан с выходом первого формирователя коротких импульсов, управляющим входом второго n-разрядного электронного ключа и сбросовым входом RS-триггера, прямой выход которого является первым выходом БВНН, а инверсный - вторым выходом БВНН, кроме того единичный вход RS-триггера связан со вторым входом логического элемента ИЛИ, управляющим входом первого n-разрядного электронного ключа и выходом второго формирователя коротких импульсов, вход которого соединен с выходами РАВНО и МЕНЬШЕ числового компаратора, выход БОЛЬШЕ которого подключен к входу первого формирователя коротких импульсов, а второй вход компаратора является вторым входом БВНН и его разряды соединены с соответствующими разрядами входа второго n-разрядного электронного ключа, разряды выхода которого связаны с соответствующими разрядами входа регистра памяти, причем выход генератора импульсов подключен к счетному входу счетчика, сбросовый вход которого соединен с выходом логического элемента ИЛИ, первый вход которого связан с шиной ПУСК, второй с - входом распределителя импульсов и выходом РАВНО числового компаратора, первый вход которого соединен с выходом счетчика и входом третьего адреса блока памяти, а второй вход компаратора - с выходом задающего регистра частоты и входом второго адреса блока памяти, вход первого адреса которого подключен к выходу задающего регистра амплитуды выходного напряжения, а соответствующие разряды выхода - к соответствующим разрядам вторых входов с первого по двенадцатый вычитатель, первые входы которых подключены к выходам с первого по двенадцатый аналого-цифрового преобразователя соответственно, а разряды выхода первого вычитателя соединены с соответствующими разрядами первого входа первого БВНН, второй вход которого связан с разрядами выхода второго вычитателя, первый выход - с первым входом первого элемента И, второй выход - с первым входом второго элемента И, разряды третьего выхода - с соответствующими разрядами первого входа четвертого БВНН, первый выход которого связан со вторыми входами первого и второго элемента И, второй выход - со вторыми входами третьего и четвертого элемента И, разряды третьего выхода - с соответствующими разрядами первого входа пятого БВНН, разряды второго входа - с соответствующими разрядами третьего выхода второго БВНН, первый выход которого соединен с первым входом третьего элемента И, второй выход - с первым входом четвертого элемента И, разряды первого входа - с соответствующими разрядами выхода третьего вычитателя, разряды второго входа - с соответствующими разрядами выхода четвертого вычитателя, а разряды выхода пятого вычитателя подключены к соответствующим разрядам первого входа третьего БВНН, разряды второго входа которого связаны с соответствующими разрядами выхода шестого вычитателя, первый выход - с первым входом пятого элемента И, второй выход - с первым входом шестого элемента И, разряды третьего выхода - с соответствующими разрядами второго входа пятого БВНН, первый выход которого подключен к третьему входу первого элемента И, второй выход - к вторым входам пятого и шестого элемента И, разряды третьего выхода - к соответствующим разрядом первого входа одиннадцатого БВНН, первый выход которого соединен с третьими входами пятого и шестого элемента И и четвертыми входами первого, второго, третьего и четвертого элемента И, второй выход - с третьими входами одиннадцатого и двенадцатого элемента И и четвертыми входами седьмого, восьмого, девятого и десятого элемента И, разряды второго входа - с соответствующими разрядами выхода десятого БВНН, разряды второго входа которого связаны с соответствующими разрядами третьего выхода восьмого БВНН, первый выход - с третьими входами седьмого, восьмого, девятого и десятого элемента И. второй выход - со вторыми входами одиннадцатого и двенадцатого элемента И, разряды первого входа - с соответствующими разрядами третьего выхода девятого БВНН, первый выход которого подключен к вторым входам седьмого и восьмого элемента И, второй выход - к вторым входам девятого и десятого элемента И, разряды второго входа - к соответствующим разрядам третьего выхода седьмого БВНН, разряды первого входа - к соответствующим разрядам третьего выхода шестого БВНН, первый выход которого соединен с первым входом седьмого элемента И, второй выход - с первым входом восьмого элемента И, разряды первого входа - с соответствующими разрядами выхода седьмого вычитателя, разряды второго входа - с соответствующими разрядами выхода восьмого вычитателя, а разряды выхода девятого вычитателя подключены к соответствующим разрядам первого входа седьмого БВНН, с разрядами второго входа которого связаны соответствующие разряды выхода десятого вычитателя, первый выход - с первым входом девятого элемента И, второй выход - с первым входом десятого элемента И, а разряды выхода одиннадцатого вычитателя подключены к соответствующим разрядам первого входа восьмого БВНН, разряды второго входа которого связаны с соответствующими разрядами выхода двенадцатого вычитателя, первый выход - с первым входом одиннадцатого элемента И, второй выход - с первым входом двенадцатого элемента И, выход которого подключен к управляющему входу двадцать третьего и двадцать четвертого ключа, а выход одиннадцатого элемента И подключен к управляющему входу двадцать первого и двадцать второго ключа, выход десятого элемента И - к управляющему входу девятнадцатого и двадцатого ключа, выход девятого элемента И - к управляющему входу семнадцатого и восемнадцатого ключа, выход восьмого элемента И - к управляющему входу пятнадцатого и шестнадцатого ключа, выход седьмого элемента И - к управляющему входу тринадцатого и четырнадцатого ключа, выход шестого элемента И - к управляющему входу одиннадцатого и двенадцатого ключа, выход пятого элемента И - к управляющему входу девятого и десятого ключа, выход четвертого элемента И - к управляющему входу седьмого и восьмого ключа, выход третьего элемента И - к управляющему входу пятого и шестого ключа, выход второго элемента И - к управляющему входу третьего и четвертого ключа, выход первого элемента И - к управляющему входу первого и второго ключа, кроме того выходы ключей с нечетными номерами с первого по двадцать третий подключены к входу двадцать пятого и двадцать восьмого ключа, а выходы ключей с четными номерами со второго по двадцать четвертый подключены к входу двадцать шестого и двадцать седьмого ключа, выход которого связан с выходом двадцать пятого ключа и первым зажимом нагрузки, а управляющий вход соединен с инверсным выходом RS-триггера и управляющим входом двадцать восьмого ключа, выход которого связан с выходом двадцать шестого ключа и вторым зажимом нагрузки, а управляющий вход - с прямым выходом RS-триггера и управляющим входом двадцать пятого ключа, причем к первой фазе питающей сети подключены входы первого, третьего, двенадцатого, четырнадцатого, шестнадцатого и двадцать третьего ключей, к второй фазе - входы седьмого, девятого, одиннадцатого, двадцатого, двадцать второго и двадцать четвертого ключа, к третий фазе - входы четвертого, шестого, восьмого, пятнадцатого, семнадцатого и девятнадцатого ключа, а к нейтрали питающей сети - входы второго, пятого, десятого, тринадцатого, восемнадцатого и двадцать первого ключа [3].

Недостатком данного преобразователя является наличие двадцати восьми силовых электронных ключей, что снижает надежность преобразователя.

Цель изобретения - повышение надежности.

Цель изобретения достигается тем, что непосредственный преобразователь частоты бестрансформаторный, содержащий коммутатор, имеющий RS-триггер коммутатора, с первого по двенадцатый электронный ключ и распределитель импульсов, с первого по двенадцатый логические элементы И, логический элемент ИЛИ, задающие регистры частоты и амплитуды выходного напряжения, генератор стабильных импульсов, блок памяти, счетчик импульсов, числовой компаратор, с первого по одиннадцатый блок выбора наименьшего напряжения (БВНН), с первого по двенадцатый вычитатель, с первого по двенадцатый аналого-цифровой преобразователь, входы которых подключены к соответствующим напряжениям питающей сети, причем каждый БВНН имеет числовой компаратор, первый вход которого является первым входом БВНН и его соответствующие разряды подключены к соответствующим разрядам входа первого n-разрядного электронного ключа, разряды выхода которого связаны с соответствующими разрядами регистра памяти, выход которого является третьим выходом БВНН, а вход записи соединен с выходом логического элемента ИЛИ, первый вход которого связан с выходом первого формирователя коротких импульсов, управляющим входом второго n-разрядного электронного ключа и сбросовым входом RS-триггера, прямой выход которого является первым выходом БВНН, а инверсный - вторым выходом БВНН, кроме того единичный вход RS-триггера связан со вторым входом логического элемента ИЛИ, управляющим входом первого n-разрядного электронного ключа и выходом второго формирователя коротких импульсов, вход которого соединен с выходами РАВНО и МЕНЬШЕ числового компаратора, выход БОЛЬШЕ которого подключен к входу первого формирователя коротких импульсов, а второй вход компаратора является вторым входом БВНН и его разряды соединены с соответствующими разрядами входа второго n-разрядного электронного ключа, разряды выхода которого связаны с соответствующими разрядами входа регистра памяти, причем выход генератора импульсов подключен к счетному входу счетчика, сбросовый вход которого соединен с выходом логического элемента ИЛИ, первый вход которого связан с шиной ПУСК, второй с - первым входом распределителя импульсов и выходом РАВНО числового компаратора, первый вход которого соединен с выходом счетчика и входом третьего адреса блока памяти, а второй вход компаратора - с выходом задающего регистра частоты и входом второго адреса блока памяти, вход первого адреса которого подключен к выходу задающего регистра выходного напряжения, а разряды выхода - к соответствующим разрядам вторых входов вычитателей, кроме того разряды первого входа с первого по двенадцатого вычитателя подключены к выходам разрядов с первого по двенадцатого аналого-цифрового преобразователя соответственно, а разряды выхода первого вычитателя соединены с соответствующими разрядами первого входа первого БВНН, второй вход которого связан с разрядами выхода второго вычитателя, первый выход - с первым входом первого элемента И, второй выход - с первым входом второго элемента И, разряды третьего выхода - с соответствующими разрядами первого входа четвертого БВНН, первый выход которого связан со вторыми входами первого и второго элемента И, второй выход - со вторыми входами третьего и четвертого элемента И, разряды третьего выхода - с соответствующими разрядами первого входа пятого БВНН, разряды второго входа - с соответствующими разрядами третьего выхода второго БВНН, первый выход которого соединен с первым входом третьего элемента И, второй выход - с первым входом четвертого элемента И, разряды первого входа - с соответствующими разрядами выхода третьего вычитателя, разряды второго входа - с соответствующими разрядами выхода четвертого вычитателя, а разряды выхода пятого вычитателя подключены к соответствующим разрядам первого входа третьего БВНН, разряды второго входа которого связаны с соответствующими разрядами выхода шестого вычитателя, первый выход - с первым входом пятого элемента И, второй выход - с первым входом шестого элемента И, разряды третьего выхода - с соответствующими разрядами второго входа пятого БВНН, первый выход которого подключен к третьему входу первого элемента И, второй выход - к вторым входам пятого и шестого элемента И, разряды третьего выхода - к соответствующим разрядом первого входа одиннадцатого БВНН, первый выход которого соединен с третьими входами пятого и шестого элемента И и четвертыми входами первого, второго, третьего и четвертого элемента И, второй выход - с третьими входами одиннадцатого и двенадцатого элемента И и четвертыми входами седьмого, восьмого, девятого и десятого элемента И, разряды второго входа - с соответствующими разрядами выхода десятого БВНН, разряды второго входа которого связаны с соответствующими разрядами третьего выхода восьмого БВНН, первый выход - с третьими входами седьмого, восьмого, девятого и десятого элемента И, второй выход - со вторыми входами одиннадцатого и двенадцатого элемента И, разряды первого входа - с соответствующими разрядами третьего выхода девятого БВНН, первый выход которого подключен к вторым входам седьмого и восьмого элемента И, второй выход - к вторым входам девятого и десятого элемента И, разряды второго входа - к соответствующим разрядам третьего выхода седьмого БВНН, разряды первого входа - к соответствующим разрядам третьего выхода шестого БВНН, первый выход которого соединен с первым входом седьмого элемента И, второй выход - с первым входом восьмого элемента И, разряды первого входа - с соответствующими разрядами выхода седьмого вычитателя, разряды второго входа - с соответствующими разрядами выхода восьмого вычитателя, а разряды выхода девятого вычитателя подключены к соответствующим разрядам первого входа седьмого БВНН, с разрядами второго входа которого связаны соответствующие разряды выхода десятого вычитателя, первый выход - с первым входом девятого элемента И, второй выход - с первым входом десятого элемента И, а разряды выхода одиннадцатого вычитателя подключены к соответствующим разрядам первого входа восьмого БВНН, разряды второго входа которого связаны с соответствующими разрядами выхода двенадцатого вычитателя, первый выход - с первым входом одиннадцатого элемента И, второй выход - с первым входом двенадцатого элемента И, кроме того первый выход распределителя импульсов подключен к единичному входу, а второй - к сбросовому входу RS-триггера коммутатора, прямой выход которого соединен с управляющими входами девятого и одиннадцатого электронного ключа, а инверсный выход - с управляющими входами десятого и двенадцатого электронного ключа, причем выходы девятого и десятого ключа подключены к первому выходному зажиму, а выходы одиннадцатого и двенадцатого ключа - к второму выходному зажиму, причем входы девятого и двенадцатого ключа связаны с выходами первого, третьего, пятого и седьмого ключа, а входы десятого и одиннадцатого ключа - с выходами второго, четвертого, шестого и восьмого ключа, снабжен восемью логическими элементами ИЛИ, причем первые входы первого и восьмого логического элемента ИЛИ подключены к выходу первого логического элемента И, второй вход первого и первый вход шестого элемента ИЛИ - к выходу второго логического элемента И, второй вход шестого и первый вход седьмого элемента ИЛИ - к выходу третьего логического элемента И, первый вход третьего и третий вход шестого элемента ИЛИ - к выходу четвертого логического элемента И, второй вход третьего и второй вход восьмого элемента ИЛИ - к выходу пятого логического элемента И, первый вход второго и третий вход третьего элемента ИЛИ - к выходу шестого логического элемента И, вторые входы второго и седьмого элемента ИЛИ - к выходу седьмого логического элемента И, третий вход второго и первый вход пятого элемента ИЛИ - к выходу восьмого логического элемента И, второй вход пятого и третий вход восьмого элемента ИЛИ - к выходу девятого логического элемента И, первый вход четвертого и третий вход пятого элемента ИЛИ - к выходу десятого логического элемента И, второй вход четвертого и третий вход седьмого элемента ИЛИ - к выходу одиннадцатого логического элемента И, третий вход первого и третий вход четвертого элемента ИЛИ - к выходу двенадцатого логического элемента И, кроме того выход первого элемента ИЛИ подключен к входу управления первого электронного ключа, вход которого связан с первой фазой питающей сети и входом второго электронного ключа, соединенного управляющим входом с выходом второго элемента ИЛИ, а выход третьего элемента ИЛИ подключен к входу управления третьего электронного ключа, вход которого связан со второй фазой питающей сети и входом четвертого электронного ключа, соединенного управляющим входом с выходом четвертого элемента ИЛИ, причем выход пятого элемента ИЛИ подключен к входу управления пятого электронного ключа, вход которого связан с третей фазой питающей сети и входом шестого электронного ключа, соединенного управляющим входом с выходом шестого элемента ИЛИ, а выход седьмого элемента ИЛИ подключен к входу управления седьмого электронного ключа, вход которого связан с нейтралью питающей сети и входом восьмого электронного ключа, соединенного управляющим входом с выходом восьмого элемента ИЛИ.

Связи с первого по восьмой электронных ключей, с первого по восьмой логические элементы ИЛИ и их связи обеспечивают минимизацию схемы.

На фиг. 1 представлены векторные диаграммы системы питающего напряжения, на фиг. 2 - схема непосредственного преобразователя частоты бестрансформаторного, на фиг. 3 - схема блока выбора наименьшего напряжения (БВНН), на фиг. 4 - схема коммутатора, на фиг. 5 - временные диаграммы формирования выходного напряжения.

Преобразователь содержит (см. фиг. 1) с первого по двенадцатый аналого-цифровые преобразователи (АЦП) 1…12, с первого по двенадцатый вычитатели 13…24, с первого по одиннадцатый блоки выбора наименьшего напряжения (БВНН) 25…35, с первого по двенадцатый логические элементы И 36…47, коммутатор 48, блок памяти 49, задающий регистр амплитуды напряжения 50, задающий регистр частоты 51, суммирующий счетчик 52, генератор стабильных импульсов 53, логический элемент ИЛИ 54, числовой компаратор 55. Блоки выбора наименьшего напряжения (см. фиг. 3) 25…35 имеют одинаковую структуру, включающую числовой компаратор 56, входы которого являются входами БВНН, первый 57 и второй 58 n-разрядные электронные ключи, первый 59 и второй 60 формирователи коротких импульсов, логический элемент ИЛИ 61, RS-триггер 62 прямой выход которого является первым выходом БВНН, инверсный выход - вторым выходом БВНН, а выход регистра памяти 63 служит третьим выходом блока. Коммутатор 48 (см. фиг. 4) подключается к шинам питающего напряжения А, В, С и 0. В его состав входят с первого по двенадцатый электронные ключи 64…75, RS-триггер 76, распределитель импульсов 77, с первого по восьмой логические элементы ИЛИ 78…85, первый 86 и второй 87 выходные зажимы преобразователя. Шина ПУСК 88 подключена к первому входу логического элемента ИЛИ 54.

НПЧ работает следующим образом. Источник питания для НПЧ имеет трехфазную систему напряжений с выведенной нулевой точкой. Эта система позволяет иметь три прямых фазных напряжения U_A0, U_B0, U_C0 и соответствующие обратные фазные напряжения U_0A, U_0B, U_0C, а также три прямых линейных напряжений U_AB, U_BC, U_CA и соответствующие обратные линейные напряжения U_BA, U_CB, U_AC. Из этих напряжений можно создать систему двенадцати напряжений (см. фиг. 1), имеющих фазовый сдвиг 30°: U₁=U_A0, U₂=U_AC, U₃=U_0C, U₄=U_BC, U₅=U_B0, U₆=U_BA, U₇=U_0A, U₈=U_CA, U₉=U_C0, U₁₀=U_CB, U₁₁=U_0B, U₁₂=U_AB. Напряжения этой системы с нечетными индексами имеют амплитуду равную амплитуде фазного напряжения источника питания U_фм, а напряжения с нечетными индексами - равную амплитуде линейного напряжения U_лм. Напряжения U₁, U₂, …U₁₂ соответственно подаются на входы АЦП 1…12, на выходах которых появляются коды X1, Х2, …X12 этих напряжений, поступающие на первые входы соответственно вычитателей 13…24.

С выхода задающего регистра 50 (см. фиг. 2) на вход первого адреса блока памяти 49 поступает код амплитуды выходного напряжения Х50, а на вход второго адреса - код частоты выходного напряжения Х51 (код полупериода) с выхода задающего регистра 51. При подаче питающего напряжения одновременно поступает сигнал на шину 88 ПУСК, который через элемент ИЛИ 54 подается на сбросовый вход счетчика 52, и на выходах разрядов счетчика 52 устанавливается нулевой код. С выхода генератора 53 поступают импульсы на вход счетчика 52, и с каждым импульсом код на выходе счетчика 52 возрастает на единицу. Этот код, характеризующий текущее время, подается на вход третьего адреса блока памяти 49, и на его выходе появляется код Х49 мгновенного значения идеальной кривой выходного напряжения соответствующего заданной частоте и амплитуде. С ростом кода на выходе счетчика 52 из блока памяти 49 извлекаются коды мгновенных значений за положительный полупериод напряжения. Когда текущее время достигает полупериода, код на выходе счетчика 52 оказывается равным коду Х51 заданной частоты на выходе задатчика 51. При этом оказываются равными коды на входах компаратора 55, и на его выходе РАВНО появляется сигнал, который проходит через элемент ИЛИ 54 и обнуляет счетчик 52, подготавливая его для отсчета времени очередного полупериода. С выхода блока памяти 49 код Х49 мгновенных значений идеальной кривой выходного напряжения поступает на вторые входы вычитателей 13…24, на первых входах которых присутствуют коды X1, Х2, …Х12 соответственно напряжений U₁, U₂, …U₁₂. На выходах вычитателей 13…24, появляются коды модуля отклонения Х13=|Х1-Х49|, Х14=|Х2-Х49|, …Х24=|Х12-Х49|, соответствующих мгновенных напряжений U₁, U₂, …U₁₂ питающей системы и кода идеального выходного напряжения Х49, заложенного в блоке памяти 49. Эти коды отклонений X13, X14, …Х24 попарно подаются на входы БВНН 25, 26, 27, 30, 31, 32 для выявления в каждой паре напряжения с наименьшим отклонением, т.е. предпочтительного напряжения для использования в формировании выходного напряжения с заданными параметрами в данный момент времени.

На первый вход БВНН 25 подается код отклонения первого напряжения U₁, который поступает на вход электронного ключа 57 и первый вход компаратора 56. На второй вход БВНН 25 подается код отклонения второго напряжения U₂, который поступает на вход электронного ключа 58 и второй вход компаратора 56.

Если напряжение U₁, связанное с первым входом БВНН, имеет меньшее или равное отклонение в сравнении с напряжением U₂, связанным со вторым входом, то появляется сигнал на выходе МЕНЬШЕ или РАВНО компаратора 56, который поступает на вход формирователя 60. Короткий импульс с выхода формирователя 60 открывает электронный ключ 57, который подает на информационный вход регистра памяти 63 код отклонения, поданный на первый вход БВНН. Этот код записывается в регистр 63 импульсом с выхода формирователя 60 и поступает на третий выход БВНН. Одновременно с прямого выхода RS-триггера 62 поступает сигнал на первый выход БВНН.

Если меньшее отклонение имеет напряжение U₂, связанное со вторым входом БВНН, то появляется сигнал на выходе БОЛЬШЕ компаратора 56 и импульсом с выхода формирователя 59 RS-триггер 62 переводится в нулевое состояние, обеспечивая подачу с инверсного выхода сигнала на второй выход БВНН. Одновременно этим же импульсом с выхода формирователя 60, проходящем через элемент ИЛИ 61, в регистр 63 через ключ 58, записывается код отклонения, поданный на второй вход БВНН, который поступает на третий выход БВНН.

Таким образом, БВНН осуществляет выбор кода наименьшего отклонения, подавая его на третий выход, а на первом и втором выходах формирует признак напряжения с наименьшим отклонением из двух напряжений связанных с входами БВНН. В результате на третьем выходе блока 25 появляется наименьшее отклонение первого и второго напряжения Min{U₁,U₂}, блока 26 - третьего и четвертого напряжения Min{U₃,U₄}, блока 27 - Min{U₅,U₆}, блока 30 - Min{U₇,U₈}, блока 31 - Min{U₉,U₁₀}, блока 32 - Min{U₁₁,U₁₂}. БВНН 25, 26, 27, 30, 31 и 32 выдают результаты сравнения пары напряжений, а БВНН 28 и 33 четырех напряжений: блок 28 - Min{U₁, U₂, U₃, U₄}, а блок 33 - Min{U₇, U₈, U₉, U₁₀}. БВНН 29 и 34 выдают результаты по сравнению шести напряжений: блок 28 - Min{U₁, U₂, U₃, U₄, U₅, U₆}, а блок 34 - Min{U₇, U₈, U₉, U₁₀, U₁₁, U₁₂}. Результат сравнения всех напряжений выдает блок 35 Min{U₁, U₂, U₃, U₄, U₅, U₆, U₇, U₈, U₉, U₁₀, U₁₁, U₁₂}.

Если в процессе сравнения появляются сигналы на первых выходах БВНН 25, 28, 29 и 35, то с выхода элемента И 36 подается сигнал Y1 через элементы ИЛИ 78 и 85 на управляющие входы электронных ключей 64 и 71 коммутатора 48 (см. фиг. 4), которые к выходному зажиму 86 подключают шину А, а к зажиму 87 - шину 0, т.е. к выходным зажимам подключается напряжение U₁, как наиболее подходящее в данный момент времени, для формирования кривой выходного напряжения.

Когда в процессе сравнения появляются сигналы на первых выходах блоков 28, 29, 35 и втором выходе блока 25, то с выхода элемента И 37 подается сигнал Y2 через элементы ИЛИ 78 и 83 на управляющие входы ключей 64 и 69 коммутатора 48 (см. фиг. 4). К зажиму 86 подключается шина А, а к зажиму 69 - шина С, т.е. к выходным зажимам подключается напряжение U₂.

Если в процессе сравнения появляются сигналы на первых выходах блоков 26, 29, 35 и втором выходе блока 28, то с выхода элемента И 38 подается сигнал Y3 через элементы ИЛИ 83 и 84 на управляющие входы ключей 69 и 70 коммутатора 48 (см. фиг. 4). Ключ 70 подключает шину 0 к зажиму 86, а ключ 69 - шину С к зажиму 87. К выходным зажимам подключается напряжение U₃.

Если появляются сигналы на вторых выходах блоков 26, 28 и первых выходах блоков 29, 35, то открывается элемент И 39 и на управляющие входы электронных ключей 66 и 69 через элементы ИЛИ 80 и 83 поступает сигнал Y4. При этом зажим 86 через ключ 66 подключается к шине В, а зажим 87 - через ключ 69 к шине С, т.е. к выходным зажимам подключается напряжение U₄.

Когда появляются сигналы на первых выходах блоков 27, 35 и втором выходе блока 29, открывается элемент И 40 и сигнал Y5 с его выхода включает ключи 66 и 71 через элементы ИЛИ 80 и 85. Ключ 66 подключает шину В к зажиму 86, а ключ 71 - шину 0 к зажиму 87 и на выходные зажимы подается напряжение U₅.

При наличии сигналов на вторых выходах блоков 27, 29 и первом выходе блока 35 появляется сигнал Y6 на выходе элемента И 41, поступающий на входы управления ключей 65 и 66 через элементы ИЛИ 79 и 80. Открывшиеся ключи 65 и 66 подключают к зажиму 86 шину В, к зажиму 87 шину А, т.е. на выходные зажимы подается напряжение U₆.

Если в процессе сравнения появляются сигналы на первых выходах блоков 30, 33, 34 и втором выходе блока 35, то появляется сигнал Y7 на выходе элемента И 42, который открывает ключи 65 и 70 через элементы ИЛИ 79 и 70. Ключ 70 подключает зажим 86 к шине 0, а ключ 65 - зажим 87 к шине А, подавая на выходные зажимы напряжение U₇.

Если одновременно присутствуют сигналы первых входах блоков 33, 34 и вторых выходах блоков 30, 35, открывается элемент И 43, на выходе которого появляется сигнал Y8, поступающий на управляющие входы ключей 65 и 68 через элементы ИЛИ 79 и 82. Они открываются и ключ 68 подключает шину С к зажиму 86, а ключ 65 - шину А к зажиму 67, подавая на выходные зажимы напряжение U₈.

Когда появляются сигналы на первых выходах блоков 31, 34 и вторых выходах блоков 33, 35 появляется сигнал Y9 на выходе элемента И 44, который подается на управляющие входы электронных ключей 68 и 71 через элементы ИЛИ 82 и 85. Открывшийся ключ 68 подключает зажим 86 к шине С, а ключ 71 - зажим 87 к шине 0, и на выходных зажимах оказывается напряжение U₉.

При наличии сигналов на вторых выходах блоков 31, 33, 35 и на первом выходе блока 34 открывается элемент И 45 и появляется сигнал Y10 на его выходе, поступающий на управляющие входы электронных ключей 67 и 68 через элементы ИЛИ 81 и 82, которые открываются. Ключ 68 соединяет зажим 86 с шиной С, а ключ 67 - зажим 87 с шиной В, подавая на выходные зажимы напряжение U₁₀.

Если присутствуют сигналы на вторых выходах блоков 34, 35 и первом выходе блока 32, появляется сигнал Y11 на выходе элемента И 46, которым открываются ключи 67 и 70 через элементы ИЛИ 81 и 84. Ключом 70 зажим 86 подключается к шине 0, а ключом 67 - зажим 87 к шине В, подавая на выходные зажимы напряжение U₁₁.

Когда имеются сигналы на вторых выходах блоков 32, 34 и 35 открывается элемент И 47 и сигналом Y12 с его выхода включаются ключи 64 и 67 через элементы ИЛИ 78 и 81. Ключ 64 связывает зажим 86 с шиной А, а ключ 67 - зажим 87 с шиной В. При этом на выходные зажимы подается напряжение U₁₂.

Подача соответствующих напряжений U₁…U₁₂ на выходные зажимы 95 и 96 при формировании положительной полуволны выходного напряжения происходит, как описано выше. При этом шина е (см. фиг. 4) подключается к зажиму 86 через ключ 72, а шина ƒ - к зажиму 87 через ключ 75. Для формирования отрицательной полуволны меняются связи между шинами е, ƒ и зажимами 86, 87 с помощью ключей 74, 73. Ключ 74 подключает шину ƒ к зажиму 85, а ключ 73 - шину е к зажиму 73. Управление ключами 72, 73, 74 и 75 осуществляется триггером 76.

Одновременно с включением НПЧ подается сигнал на шину ПУСК 88, которым обнуляется счетчик 52. С выхода генератора 53 стабильных импульсов на суммирующий вход счетчика 52 проходят импульсы, и на его выходе формируется возрастающий код K_t текущего времени t, которое связано с кодом выражением

где Т₅₃ - период следования импульсов генератора 53.

Код K_t текущего времени поступает на вход третьего адреса блока памяти 49. На входе второго адреса блока 49 присутствует код К_Т половины периода Т/2 выходного напряжения, который устанавливается задающим регистром 51. Код К_Т половины периода связан с частотой f_в выходного напряжения и частотой f₅₃ и импульсов генератора 53 выражением

Задающим регистром 50 на вход первого адреса блока памяти 49 подается код K_Um амплитуды выходного напряжения U_{m в}, которые связаны выражением

где ΔU_1-12 - ступень квантования АЦП 1…12.

В ячейках блока памяти 49 записаны коды K_UЭ мгновенных значений эталонного напряжения u_Э(t) с идеально синусоидальной формой, которые связаны выражением

где

В зависимости от текущего времени t, заданной амплитуды U_{m в} и частоты f_в выходного напряжения на выходе блока памяти 49 появляется соответствующий код K_UЭ эталонного напряжения, который поступает на вторые входы вычитателей 13…24, которые определяют отклонения напряжений U₁…U₁₂ от эталонного.

При включении НПЧ в момент времени t₀ (см. фиг. 5) для формирования выходного напряжения U_в, имеющего меньшую частоту и амплитуду, чем питающее напряжение, появляется сигнал Y1, который поступает на управляющие входы электронных ключей 64 и 71 коммутатора 48 (см. фиг. 4). К шинам е и f подключается напряжение U₁ и появляется напряжение U_ef, которое через открытые ключи 72 и 75 подается на зажимы нагрузки 86 и 87 при этом U_в=U_ef, обеспечивая формирование положительной полуволны выходного напряжения.

В момент времени t₁ (см. фиг. 5) появляется сигнал Y8, который поступает на управляющие входы электронных ключей 65 и 68 коммутатора 48 (см. фиг. 4) подключающие к выходу напряжение U₈.

В момент времени t₂ (см. фиг. 5) наиболее подходящим является напряжение U₂, которое подключается к выходу коммутатором 48 (см. фиг. 4) по сигналу Y2.

Далее в момент времени t₃ (см. фиг. 5) коммутатор 48 (см. фиг. 4) подключает к выходу напряжение U₉; в момент времени t₄ (см. фиг. 5) - напряжение U₁₀; в момент времени t₅ - напряжение U₁₁; в момент времени t₆ - напряжение U₃; в момент времени t₇ - напряжение U₁₀; в момент времени t₈ - напряжение U₃; в момент времени t₉ - напряжение U₈; в момент времени t₁₀ - напряжение U₃; в момент времени t₁₁ - напряжение U₉; в момент времени t₁₂ - напряжение U₄; в момент времени t₁₃ - напряжение U₁₀.

В момент времени t₁₄ (см. фиг. 5) завершается формирование положительной полуволны выходного напряжения и на входах компаратора 55 (см. фиг. 2) оказываются равные коды. На выходе РАВНО компаратора 55 появляется сигнал Х55, который через элемент ИЛИ 54 поступает на сбросовый вход счетчика 52, запуская очередной цикл генерации кода текущего времени. Одновременно сигнал Х55 с выхода компаратора 55 поступает на распределитель импульсов 77 (см. фиг. 4), и со второго выхода распределителя 93 на сбросовый вход триггера 76. Триггер 76 меняет состояние и закрывает ключи 72, 75, а открывает ключи 74, 73. При этом к шине е подключается зажим нагрузки 78, а к шине f - зажим 86 обеспечивая равенство U_в=-U_ef. Начинается формирование отрицательной полуволны выходного напряжения. В момент времени t₁₅ (см. фиг. 5) коммутатор 48 (см. фиг. 4) подключает к выходу напряжение U₅. В момент времени t₁₆ (см. фиг. 5) к выходным зажимам подключается напряжение U₁₁. В последующем при формировании отрицательной полуволны, как описано выше, происходит подбор наиболее подходящих напряжений из системы напряжений U₁…U₁₂. По завершению формирования отрицательной полуволны вновь появляется сигнал Х55 на выходе компаратора 55 (см. фиг. 2), который через распределитель 77 поступает на счетный вход триггера 76. Триггер меняет состояние и подготавливает схему к формированию очередной полуволны выходного напряжения.

Таким образом, на выходе преобразователя формируется переменное напряжение с заданной частотой и амплитудой. В то же время коммутатор вместо двадцати восьми силовых электронных ключей содержит двенадцать ключей, что повышает надежность устройства.

Источники информации

1. Электроника: учеб. пособие / В.И. Лачин, Н.С. Савелов. - Изд. 7-е. - Ростов н/Д: Феникс, 2009, С. 667-669.

2. Описание изобретения к авторскому свидетельству №736296, Н02М 5/27, 1980.

3. Описание изобретения к патенту №2691968 РФ, МПК Н02М 5/27, 2019.

Непосредственный преобразователь частоты бестрансформаторный, содержащий коммутатор, имеющий RS-триггер коммутатора, с первого по двенадцатый электронный ключ и распределитель импульсов, с первого по двенадцатый логические элементы И, логический элемент ИЛИ, задающие регистры частоты и амплитуды выходного напряжения, генератор стабильных импульсов, блок памяти, счетчик импульсов, числовой компаратор, с первого по одиннадцатый блок выбора наименьшего напряжения (БВНН), с первого по двенадцатый вычитатель, с первого по двенадцатый аналого-цифровой преобразователь, входы которых подключены к соответствующим напряжениям питающей сети, причем каждый БВНН имеет числовой компаратор, первый вход которого является первым входом БВНН и его соответствующие разряды подключены к соответствующим разрядам входа первого n-разрядного электронного ключа, разряды выхода которого связаны с соответствующими разрядами регистра памяти, выход которого является третьим выходом БВНН, а вход записи соединен с выходом логического элемента ИЛИ, первый вход которого связан с выходом первого формирователя коротких импульсов, управляющим входом второго n-разрядного электронного ключа и сбросовым входом RS-триггера, прямой выход которого является первым выходом БВНН, а инверсный - вторым выходом БВНН, кроме того единичный вход RS-триггера связан со вторым входом логического элемента ИЛИ, управляющим входом первого n-разрядного электронного ключа и выходом второго формирователя коротких импульсов, вход которого соединен с выходами РАВНО и МЕНЬШЕ числового компаратора, выход БОЛЬШЕ которого подключен к входу первого формирователя коротких импульсов, а второй вход компаратора является вторым входом БВНН и его разряды соединены с соответствующими разрядами входа второго n-разрядного электронного ключа, разряды выхода которого связаны с соответствующими разрядами входа регистра памяти, причем выход генератора импульсов подключен к счетному входу счетчика, сбросовый вход которого соединен с выходом логического элемента ИЛИ, первый вход которого связан с шиной ПУСК, второй с - первым входом распределителя импульсов и выходом РАВНО числового компаратора, первый вход которого соединен с выходом счетчика и входом третьего адреса блока памяти, а второй вход компаратора - с выходом задающего регистра частоты и входом второго адреса блока памяти, вход первого адреса которого подключен к выходу задающего регистра выходного напряжения, а разряды выхода - к соответствующим разрядам вторых входов вычитателей, кроме того разряды первого входа с первого по двенадцатого вычитателя подключены к выходам разрядов с первого по двенадцатого аналого-цифрового преобразователя соответственно, а разряды выхода первого вычитателя соединены с соответствующими разрядами первого входа первого БВНН, второй вход которого связан с разрядами выхода второго вычитателя, первый выход - с первым входом первого элемента И, второй выход - с первым входом второго элемента И, разряды третьего выхода - с соответствующими разрядами первого входа четвертого БВНН, первый выход которого связан со вторыми входами первого и второго элемента И, второй выход - со вторыми входами третьего и четвертого элемента И, разряды третьего выхода - с соответствующими разрядами первого входа пятого БВНН, разряды второго входа - с соответствующими разрядами третьего выхода второго БВНН, первый выход которого соединен с первым входом третьего элемента И, второй выход - с первым входом четвертого элемента И, разряды первого входа - с соответствующими разрядами выхода третьего вычитателя, разряды второго входа - с соответствующими разрядами выхода четвертого вычитателя, а разряды выхода пятого вычитателя подключены к соответствующим разрядам первого входа третьего БВНН, разряды второго входа которого связаны с соответствующими разрядами выхода шестого вычитателя, первый выход - с первым входом пятого элемента И, второй выход - с первым входом шестого элемента И, разряды третьего выхода - с соответствующими разрядами второго входа пятого БВНН, первый выход которого подключен к третьему входу первого элемента И, второй выход - к вторым входам пятого и шестого элемента И, разряды третьего выхода - к соответствующим разрядом первого входа одиннадцатого БВНН, первый выход которого соединен с третьими входами пятого и шестого элемента И и четвертыми входами первого, второго, третьего и четвертого элемента И, второй выход - с третьими входами одиннадцатого и двенадцатого элемента И и четвертыми входами седьмого, восьмого, девятого и десятого элемента И, разряды второго входа - с соответствующими разрядами выхода десятого БВНН, разряды второго входа которого связаны с соответствующими разрядами третьего выхода восьмого БВНН, первый выход - с третьими входами седьмого, восьмого, девятого и десятого элемента И, второй выход -со вторыми входами одиннадцатого и двенадцатого элемента И, разряды первого входа - с соответствующими разрядами третьего выхода девятого БВНН, первый выход которого подключен к вторым входам седьмого и восьмого элемента И, второй выход - к вторым входам девятого и десятого элемента И, разряды второго входа - к соответствующим разрядам третьего выхода седьмого БВНН, разряды первого входа - к соответствующим разрядам третьего выхода шестого БВНН, первый выход которого соединен с первым входом седьмого элемента И, второй выход - с первым входом восьмого элемента И, разряды первого входа - с соответствующими разрядами выхода седьмого вычитателя, разряды второго входа - с соответствующими разрядами выхода восьмого вычитателя, а разряды выхода девятого вычитателя подключены к соответствующим разрядам первого входа седьмого БВНН, с разрядами второго входа которого связаны соответствующие разряды выхода десятого вычитателя, первый выход - с первым входом девятого элемента И, второй выход - с первым входом десятого элемента И, а разряды выхода одиннадцатого вычитателя подключены к соответствующим разрядам первого входа восьмого БВНН, разряды второго входа которого связаны с соответствующими разрядами выхода двенадцатого вычитателя, первый выход - с первым входом одиннадцатого элемента И, второй выход - с первым входом двенадцатого элемента И, кроме того первый выход распределителя импульсов подключен к единичному входу, а второй - к сбросовому входу RS-триггера коммутатора, прямой выход которого соединен с управляющими входами девятого и одиннадцатого электронного ключа, а инверсный выход - с управляющими входами десятого и двенадцатого электронного ключа, причем выходы девятого и десятого ключа подключены к первому выходному зажиму, а выходы одиннадцатого и двенадцатого ключа - к второму выходному зажиму, причем входы девятого и двенадцатого ключа связаны с выходами первого, третьего, пятого и седьмого ключа, а входы десятого и одиннадцатого ключа - с выходами второго, четвертого, шестого и восьмого ключа, отличающийся тем, что с целью повышения надежности снабжен восемью логическими элементами ИЛИ, причем первые входы первого и восьмого логического элемента ИЛИ подключены к выходу первого логического элемента И, второй вход первого и первый вход шестого элемента ИЛИ - к выходу второго логического элемента И, второй вход шестого и первый вход седьмого элемента ИЛИ - к выходу третьего логического элемента И, первый вход третьего и третий вход шестого элемента ИЛИ - к выходу четвертого логического элемента И, второй вход третьего и второй вход восьмого элемента ИЛИ - к выходу пятого логического элемента И, первый вход второго и третий вход третьего элемента ИЛИ - к выходу шестого логического элемента И, вторые входы второго и седьмого элемента ИЛИ - к выходу седьмого логического элемента И, третий вход второго и первый вход пятого элемента ИЛИ - к выходу восьмого логического элемента И, второй вход пятого и третий вход восьмого элемента ИЛИ - к выходу девятого логического элемента И, первый вход четвертого и третий вход пятого элемента ИЛИ - к выходу десятого логического элемента И, второй вход четвертого и третий вход седьмого элемента ИЛИ - к выходу одиннадцатого логического элемента И, третий вход первого и третий вход четвертого элемента ИЛИ - к выходу двенадцатого логического элемента И, кроме того выход первого элемента ИЛИ подключен к входу управления первого электронного ключа, вход которого связан с первой фазой питающей сети и входом второго электронного ключа, соединенного управляющим входом с выходом второго элемента ИЛИ, а выход третьего элемента ИЛИ подключен к входу управления третьего электронного ключа, вход которого связан со второй фазой питающей сети и входом четвертого электронного ключа, соединенного управляющим входом с выходом четвертого элемента ИЛИ, причем выход пятого элемента ИЛИ подключен к входу управления пятого электронного ключа, вход которого связан с третей фазой питающей сети и входом шестого электронного ключа, соединенного управляющим входом с выходом шестого элемента ИЛИ, а выход седьмого элемента ИЛИ подключен к входу управления седьмого электронного ключа, вход которого связан с нейтралью питающей сети и входом восьмого электронного ключа, соединенного управляющим входом с выходом восьмого элемента ИЛИ.