Устройство допускового контроля времени восстановления частоты

Изобретение относится к области электротехники, к средствам функциональной диагностики электроагрегатов с двигателями внутреннего сгорания. Устройство допускового контроля времени восстановления частоты содержит генератор 1, зажимы для подключения 2, блок масштабирования 3, диод 4, ограничитель-формирователь 5, первый 6 и второй 7 формирователи коротких импульсов, инвертор 8, первый 9, второй 10, третий 11 и четвертый 12 логические элементы И, первый 13, второй 14 и третий 15 счетчики импульсов, первый 16 и второй 17 электронные ключи, первый 18, второй 19 и третий 20 регистры памяти, первый 21, второй 22 и третий 23 числовые компараторы, вычитатель 24, первый 25 и второй 26 RS-триггеры, первый 27 и второй 28 задающие регистры, логический элемент ИЛИ 29, блок памяти 30, индикатор 31, шина ПУСК 32, генератор 33 импульсов стабильной частоты, делитель 34 импульсов, датчик 35 трехфазной активной мощности с цифровым выходом и элемент задержки 36. Технический результат - расширение функциональных возможностей, возможность в процессе работы электроагрегатов оценивать время восстановления частоты при фиксированной ступени наброса нагрузки без проведения стендовых испытаний. 4 ил.

 

Изобретение относится к области электротехники, а именно к средствам функциональной диагностики электроагрегатов с двигателями внутреннего сгорания и может быть использовано в составе систем диагностирования технического состояния передвижных электрических станций для оценки времени восстановления частоты при набросе нагрузки.

Известны методы оценки показателей качества электрической энергии по частоте, включая время восстановления частоты при набросе нагрузки посредством стендовых испытаний /1, 2/.

Эти методы требуют специальных стендов с нагрузкой и приборами.

Известны устройства для контроля генераторов /3, 4/, которые обеспечивают не высокую достоверность.

Наиболее близким по технической сущности к изобретению является устройство для контроля генераторов при изменении нагрузки содержащее силовой переключатель, диод, ограничитель-формирователь, клеммы подключения генератора, с первого по пятый инверторы, с первого по пятый логический элемент И, с первого по третий RS-триггеры, блок, селектор времени, первый и второй ждущие мультивибраторы, кнопочный переключатель, выпрямитель, датчик тока, логический элемент ИЛИ, элементы симметричной нагрузки и блок масштабирования, выход которого через диод соединен с входом ограничителя-формирователя, связанного выходом с входом инвертора, /5/.

Данное устройство позволяет оценить время восстановления частоты при набросе нагрузки в процессе стендовых испытаний электроагрегата. Недостатком его является невозможность контроля в процессе работы электроагрегата.

Цель изобретения - расширение функциональных возможностей.

Цель изобретения достигается тем, что устройство допускового контроля времени восстановления, содержащее с первого по четвертый логические элементы И, логический элемент ИЛИ, первый и второй RS-триггер, прямой выход которого подключен к входу индикатора, генератор с зажимами, на напряжение которого подключен блок масштабирования, выход которого через диод соединен с входом ограничителя-формирователя, связанного выходом с входом инвертора снабжено первым и вторым формирователем коротких импульсов, первым вторым и третьим счетчиком импульсов, первым и вторым электронными ключами, первым вторым и третьим регистром памяти, первым, вторым и третьим числовым компаратором, вычитателем, первым и вторым задающим регистром, блоком памяти, шиной ПУСК, генератором импульсов стабильной частоты, делителем импульсов, элементом задержки и датчиком трехфазной активной мощности с цифровым выходом, который подключен последовательно к зажимам генератора, а разрядами информационного выхода - к соответствующим разрядам информационного входа второго регистра памяти, разряды выхода которого связаны с соответствующими разрядами входа адреса блока памяти, информационного входа третьего регистра памяти и входа уменьшаемого вычитателя, разряды входа вычитаемого которого соединены с соответствующими разрядами выхода третьего регистра памяти, а разряды выхода - с соответствующими разрядами первого входа второго числового компаратора, разряды второго входа которого подключены к соответствующим разрядам выхода первого задающего регистра, а выход РАВНО - к единичному входу первого RS-триггера, прямой выход которого соединен с первым входом третьего логического элемента И, выход которого подключен к счетному входу третьего счетчика, разряды выхода которого связаны с соответствующими разрядами первого входа третьего числового компаратора, подключенного разрядами второго входа к соответствующим разрядам выхода второго задающего регистра, а выходом БОЛЬШЕ - к первому входу четвертого логического элемента И, выход которого соединен с единичным входом второго RS-триггера, а второй вход - с выходом МЕНЬШЕ первого числового компаратора, разряды второго входа которого связаны с соответствующими разрядами выхода блока памяти, а разряды первого входа - с соответствующими разрядами выхода первого регистра памяти, разряды информационного входа которого подключены к соответствующим разрядам выходов первого и второго электронного ключа, разряды входов которых связаны с соответствующими разрядами выходов соответственно первого и второго счетчика, счетные входы которых подключены соответственно к выходам первого и второго логического элемента И, первые входы которых соединены с выходом генератора импульсов стабильной частоты, выход которого также подключен к второму входу третьего логического элемента И и входу делителя импульсов, выход которого подключен к входу записи третьего регистра памяти и входу элемента задержки, выход которого соединен с входом записи второго регистра памяти, сбросовый вход которого связан со сбросовыми входами третьего регистра памяти, первого и второго RS-триггеров, третьего счетчика и шиной ПУСК, кроме того выход ограничителя формирователя соединен со вторым входом первого логического элемента И и входом первого формирователя коротких импульсов, выход которого подключен к сбросовому входу первого счетчика, управляющему входу второго электронного ключа и второму входу логического элемента ИЛИ, выход которого соединен с входом записи первого регистра памяти, а первый вход связан с управляющим входом первого электронного ключа, сбросовым входом второго счетчика и выходом второго формирователя коротких импульсов, соединенного входом с выходом инвертора и вторым входом второго логического элемента И.

Первый и второй формирователи коротких импульсов, первый и второй счетчики импульсов, первый и второй электронные ключи, генератор импульсов стабильной частоты, первый регистр памяти и их связи обеспечивают измерение и фиксацию текущего значения частоты тока генератора. Первый задающий регистр устанавливает ступень изменения наброса нагрузки для которой оценивается время восстановления. Датчик трехфазной активной мощности, второй и третий регистры памяти, вычитатель, делитель импульсов, элемент задержки и их связи периодически измеряют изменение нагрузки. Второй числовой компаратор обеспечивает фиксацию факта появления заданного изменения нагрузки. Второй задающий регистр задает нормативное время восстановления частоты при заданной ступени изменения нагрузки. Третий счетчик импульсов измеряет время от момента наброса нагрузки. Блок памяти выдает значение нормативной установившейся частоты соответствующей текущей нагрузке генератора. Третий числовой компаратор выявляет момент истечения нормативного времени переходного процесса. Первый числовой компаратор производит сопоставление текущего значения частоты с нормативной установившейся частотой после завершения переходного процесса.

На фиг. 1 представлена схема устройства допускового контроля времени восстановления частоты, на фиг. 2 - зависимость частоты f_эi от нагрузки P_i генератора (регуляторная характеристика электроагрегата), на фиг. 3 - эпюры сигналов на основных элементах схемы при неблагоприятном исходе контроля, 4 - эпюры сигналов на основных элементах схемы при благоприятном исходе контроля.

Схема устройства (фиг. 1) содержит генератор 1, зажимы для подключения 2, блок масштабирования 3, диод 4, ограничитель-формирователь 5, первый 6 и второй 7 формирователи коротких импульсов, инвертор 8, первый 9, второй 10, третий 11 и четвертый 12 логические элементы И, первый 13, второй 14 и третий 15 счетчики импульсов, первый 16 и второй 17 электронные ключи, первый 18, второй 19 и третий 20 регистры памяти, первый 21, второй 22 и третий 23 числовые компараторы, вычитатель 24, первый 25 и второй 26 RS-триггеры, первый 27 и второй 28 задающие регистры, логический элемент ИЛИ 29, блок памяти 30, индикатор 31, шина ПУСК 32, генератор 33 импульсов стабильной частоты, делитель 34 импульсов, датчик 35 трехфазной активной мощности с цифровым выходом и элемент задержки 36. В ячейки блока 30 памяти занесены коды эталонной частоты f_эi в зависимости от мощности P_i нагрузки генератора (фиг. 2) которые соответствуют выражению для относительной эталонной частоты f_эi,

f_эi=f₀-λS-δ f_y, о.е.,

где f₀ - относительная частота на холостом ходу генератора, о.е.

f₀=f^a₀/f_ном;

f^a₀ - абсолютная частота на холостом ходу генератора, Гц;

f_ном - абсолютная номинальная частота генератора, Гц;

λ - относительная активная мощность нагрузки генератора, о.е.

λ=P_i/Р_ном;

P_i - текущая активная мощность нагрузки генератора, кВт;

Р_ном - номинальная активная мощность нагрузки генератора, кВт;

S - наклон (статизм) регуляторной характеристики электроагрегата;

δ f_y - установившееся отклонение частоты при неизменной нагрузке (допустимая нестабильность частоты) о.е.

Устройство работает следующим образом. В регистр 27 заносится код контролируемой ступени наброса нагрузки (стандартные величины 25%, 50% или 100% от номинальной мощности). В регистр 28 записывается код нормативного времени восстановления частоты для принятой ступени наброса (зависит от класса точности регулятора частоты). Подается сигнал на шину ПУСК 32, которым обнуляются счетчик 15 и регистры памяти 19 и 20, а RS-триггеры 25 и 26 переводятся в состояние когда сигнал на прямом выходе отсутствует.

С момента возбуждения генератора 1 на зажимах 2 присутствует напряжение, которое подается на блок масштабирования 3. С блока масштабирования 3 через диод 4 на вход ограничителя-формирователя 5 подается положительная полуволна напряжения генератора 1, и на выходе ограничителя-формирователя 5 появляется импульс, длительность которого равна полупериоду напряжения генератора. Этот импульс подготавливает элемент И 9 по второму входу. На счетный вход счетчика 13 через первый вход элемента И 9 начинают поступать импульсы с выхода генератора импульсов 33. На выходе счетчика 13 формируется код частоты генератора 1 за положительную полуволну.

При появлении отрицательной полуволны напряжения генератора 1 сигнал на выходе ограничителя-формирователя 5 исчезает, и появляется сигнал на выходе инвертора 8, который подготавливает элемент И 10 по второму входу. По его фронту импульса с выхода инвертора 8 формирователь коротких импульсов 7 выдает импульс. Этот импульс обнуляет счетчик 14 и кратковременно открывает ключ 16, который подключает выход счетчика 13 к входу регистра 18. Этот же импульс с выхода формирователя 7 поступает через элемент ИЛИ 29 на вход записи регистра 18, в который записывается код текущей частоты с выхода счетчика 13. На выходе регистра 18 появляется код текущей частоты генератора 1. Одновременно начинается формирование очередного кода частоты за отрицательный полупериод. Через первый вход элемента И 10 импульсы генератора 33 поступают счетный вход счетчика 14, на выходе которого формируется очередной код частоты. Его формирование завершается с появлением следующей положительной полуволны напряжения, когда вновь появляется сигнал на выходе ограничителя-формирователя 5, который подготавливает элемент И 9 по второму входу. По фронту этого же сигнала формирователь коротких импульсов 6 выдает импульс, которым кратковременно открывается ключ 17 и импульсом через элемент ИЛИ 29 записывается в регистр памяти 18 код частоты с выхода счетчика 14. Далее процесс формирования кода частоты генератора 1 повторяется, а на выходе регистра памяти 18 постоянно присутствует код текущей частоты.

Вместе с тем осуществляется анализ изменения нагрузки по коду мощности на выходе датчика 35. После появления сигнала на шине ПУСК 32 на выходах регистров памяти 19 и 20 присутствует нулевой код. При появлении первого импульса на выходе делителя 34 в регистр 20 переписывается нулевой код, а в регистр 19 с выдержкой времени, заданной элементом задержки 36, код мощности. При втором и последующих импульсах с выхода делителя 34 в регистр 20 осуществляется перезапись кода мощности в предыдущий момент времени с выхода регистра 19, а в регистр 20 записывается код мощности в текущий момент времени с выхода датчика 35. В результате на выходе регистра 20 постоянно присутствует код мощности в предыдущий момент времени, который подается на вход вычитаемого вычитателя 24, а на выходе регистра 19 постоянно устанавливается код мощности в последующий момент, который поступает на вход уменьшаемого вычитателя 24. На выходе вычитателя 24 в течение всей работы электроагрегата присутствует код величины изменения мощности нагрузки, который поступает на первый вход компаратора 22.

Если в процессе работы электроагрегата величина изменения нагрузки соответствует контролируемой, то код на первом входе компаратора 22 совпадает с кодом на выходе задающего регистра 27, поданным на второй вход компаратора 22. При этом появляется сигнал на выходе РАВНО компаратора 22, который переводит RS-триггер 25 в единичное состояние. Сигнал с прямого выхода RS-триггера 25 подготавливает элемент И 11 по первому входу и через его на счетный вход счетчика 15 начинают поступать импульсы с выхода генератора 33, формируя на выходе счетчика 15 код времени переходного процесса, который поступает на первый вход числового компаратора 23. Когда это время превышает нормативное временя, код которого установлен на выходе задатчика 28 и подан на второй вход компаратора 23, появляется сигнал Х23 (фиг. 3) на выходе БОЛЬШЕ компаратора 23. Этот сигнал Х23 подготавливает элемент И 12 по первому входу. На вход адреса блока памяти 30 поступает код текущего значения мощности и на его выходе появляется код Х30 нормативной частоты, соответствующей данной мощности с учетом наклона регуляторной характеристики и допустимой нестабильности частоты, который подается на второй вход числового компаратора 21. Если текущая частота, код X18 которой подан с выхода регистра 18 на первый вход компаратора 21, меньше кода Х30 нормативной частоты, появляется сигнал на выходе МЕНЬШЕ компаратора 21, который проходит через элемент И 12 и переводит RS-триггер 26 в единичное состояние. Сигнал Х26 с прямого выхода RS-триггера 26 подается на индикатор 31, который указывает на необходимость проведения подрегулировки регулятора частоты.

Если время восстановления частоты t_B меньше нормативного времени t_BЭ (фиг. 4), то к моменту появления сигнала Х23 на выходе числового компаратора 23 сигнал Х21 на выходе числового компаратора 21 исчезает закрывая элемент И 12 по второму входу, препятствуя изменению состояния RS-триггера 26. Индикатор 31 не указывает на необходимость подстройки регулятора частоты.

Таким образом, устройство позволяет в процессе работы электроагрегата оценивать время восстановления частоты при фиксированной ступени наброса нагрузки без проведения стендовых испытаний.

Источники информации

1. Сугаков В.Г., Хватов О.С. Основы автоматического регулирования выходных электрических параметров автономных источников электрической энергии. Часть 1. Автоматическое регулирование частоты автономных источников электрической энергии: Учебное пособие. Кстово, НВВИКУ, 2008.

2. Сугаков В.Г., Хватов О.С. Системы автоматического регулирования параметров судовых электростанций. Часть 1. Автоматическое регулирование частоты судовых источников электрической энергии. Учебное пособие для студентов (курсантов) специальности 180404. Н. Новгород, Издательство ФГОУ «ВГАВТ», 2010.

3. Авторское свидетельство СССР №632022, кл. Н02Н 3/44, 1977.

4. Авторское свидетельство СССР №1260885, кл. G01R 31/34, 1985.

5.Устройство для контроля генераторов при изменении нагрузки. Описание изобретения к авторскому свидетельству SU 1484101, кл. G 01 R 31/34, 1987.

Устройство допускового контроля времени восстановления частоты, содержащее с первого по четвертый логические элементы И, логический элемент ИЛИ, первый и второй RS-триггер, прямой выход которого подключен к входу индикатора, генератор с зажимами, на напряжение которого подключен блок масштабирования, выход которого через диод соединен с входом ограничителя-формирователя, связанного выходом с входом инвертора, отличающееся тем, что с целью расширения функциональных возможностей снабжено первым и вторым формирователем коротких импульсов, первым вторым и третьим счетчиком импульсов, первым и вторым электронными ключами, первым вторым и третьим регистром памяти, первым, вторым и третьим числовым компаратором, вычитателем, первым и вторым задающим регистром, блоком памяти, шиной ПУСК, генератором импульсов стабильной частоты, делителем импульсов, элементом задержки и датчиком трехфазной активной мощности с цифровым выходом, который подключен последовательно к зажимам генератора, а разрядами информационного выхода - к соответствующим разрядам информационного входа второго регистра памяти, разряды выхода которого связаны с соответствующими разрядами входа адреса блока памяти, информационного входа третьего регистра памяти и входа уменьшаемого вычитателя, разряды входа вычитаемого которого соединены с соответствующими разрядами выхода третьего регистра памяти, а разряды выхода - с соответствующими разрядами первого входа второго числового компаратора, разряды второго входа которого подключены к соответствующим разрядам выхода первого задающего регистра, а выход РАВНО - к единичному входу первого RS-триггера, прямой выход которого соединен с первым входом третьего логического элемента И, выход которого подключен к счетному входу третьего счетчика, разряды выхода которого связаны с соответствующими разрядами первого входа третьего числового компаратора, подключенного разрядами второго входа к соответствующим разрядам выхода второго задающего регистра, а выходом БОЛЬШЕ - к первому входу четвертого логического элемента И, выход которого соединен с единичным входом второго RS-триггера, а второй вход - с выходом МЕНЬШЕ первого числового компаратора, разряды второго входа которого связаны с соответствующими разрядами выхода блока памяти, а разряды первого входа - с соответствующими разрядами выхода первого регистра памяти, разряды информационного входа которого подключены к соответствующим разрядам выходов первого и второго электронного ключа, разряды входов которых связаны с соответствующими разрядами выходов соответственно первого и второго счетчика, счетные входы которых подключены соответственно к выходам первого и второго логического элемента И, первые входы которых соединены с выходом генератора импульсов стабильной частоты, выход которого также подключен к второму входу третьего логического элемента И и входу делителя импульсов, выход которого подключен к входу записи третьего регистра памяти и входу элемента задержки, выход которого соединен с входом записи второго регистра памяти, сбросовый вход которого связан со сбросовыми входами третьего регистра памяти, первого и второго RS-триггеров, третьего счетчика и шиной ПУСК, кроме того выход ограничителя формирователя соединен со вторым входом первого логического элемента И и входом первого формирователя коротких импульсов, выход которого подключен к сбросовому входу первого счетчика, управляющему входу второго электронного ключа и второму входу логического элемента ИЛИ, выход которого соединен с входом записи первого регистра памяти, а первый вход связан с управляющим входом первого электронного ключа, сбросовым входом второго счетчика и выходом второго формирователя коротких импульсов, соединенного входом с выходом инвертора и вторым входом второго логического элемента И.