Устройство селекции большего из двоичных чисел

Авторы патента:

G06F7/02 - сравнение цифровых данных (G06F 7/06,G06F 7/38 имеют преимущество; поиск информации G06F 17/30; сравнение параметров импульсов вообще H03K 5/22)

Владельцы патента RU 2789747:

федеральное государственное бюджетное образовательное учреждение высшего образования "УЛЬЯНОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ" (RU)

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции большего из трех n-разрядных двоичных чисел, задаваемых двоичными сигналами, и однородный аппаратурный состав. Устройство селекции большего из двоичных чисел предназначено для обработки n-разрядных двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство логической обработки многозначных данных. Устройство содержит элементов И-НЕ (1₁₁,…,1₁₀₍_n_-1), 1₁_n,…,1₄_n). 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны устройства селекции большего из двоичных чисел (см., например, патент РФ 2363034, кл. G06F7/02, 2009 г.), содержащие логические элементы и выполняющие селекцию большего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств селекции большего из двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех n-разрядных двоичных чисел, задаваемых двоичными сигналами, и неоднородный аппаратурный состав, образованный из логических элементов двух типов (элементов ЗАПРЕТ, элементов ИЛИ).

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство селекции большего из двоичных чисел (патент РФ 2300135, кл. G06F7/02, 2007 г.), которое содержит логические элементы и выполняет селекцию большего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех n-разрядных двоичных чисел, задаваемых двоичными сигналами, и неоднородный аппаратурный состав, образованный из логических элементов четырех типов (импликаторов, элементов И-НЕ, И, ИЛИ).

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции большего из трех n-разрядных двоичных чисел, задаваемых двоичными сигналами, и однородный аппаратурный состав.

Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве селекции большего из двоичных чисел, содержащем элементов И-НЕ, особенность заключается в том, что в него дополнительно введены элементов И-НЕ, причем все элементы сгруппированы в n групп так, что k-я и n-я группы содержат соответственно десять и четыре элементов И-НЕ, в k-й группе первый вход i-го и первый, второй входы -го элементов И-НЕ, i-й вход четвертого и второй вход пятого, третий вход седьмого элементов И-НЕ соединены соответственно с первым входом -го и выходами i-го, -го элементов И-НЕ, первым входом -го и выходом второго элементов И-НЕ, в k-й группе вторые входы шестого, седьмого и третьи входы пятого, шестого элементов И-НЕ подключены соответственно к выходу первого и выходу третьего элементов И-НЕ, в n-й группе выход i-го элемента И-НЕ соединен с i-ым входом четвертого элемента И-НЕ, первый вход i-го элемента И-НЕ первой группы и выход -го элемента И-НЕ k-й группы подключены соответственно к шине единичного потенциала и первому входу i-го элемента И-НЕ -й группы, а вторые входы первого, второго, третьего и выход четвертого элементов И-НЕ j-й группы соединены соответственно с j-ым, -ым, -ым входами и j-ым выходом устройства селекции большего из двоичных чисел.

На чертеже представлена схема предлагаемого устройства селекции большего из двоичных чисел.

Устройство селекции большего из двоичных чисел содержит элементы И-НЕ 1₁₁,…,1₁₀₍_n_˗1), 1₁_n,…,1₄_n, причем все элементы сгруппированы в n групп так, что k-я и n-я группы содержат соответственно элементы 1₁_k,…,1₁₀_k и элементы 1₁_n,…,1₄_n, первый вход элемента 1_ik и первый, второй входы элемента 1₍_i₊₇₎_k, i-й вход элемента 1₄_k и второй вход элемента 1₅_k, третий вход элемента 1₇_k соединены соответственно с первым входом элемента 1₍_i₊₄₎_k и выходами элементов 1_ik, 1₍_i₊₄₎_k, первым входом элемента 1₍_i₊₇₎_k и выходом элемента 1₂_k, вторые входы элементов 1₆_k, 1₇_k и третьи входы элементов 1₅_k, 1₆_k подключены соответственно к выходу элемента 1₁_k и выходу элемента 1₃_k, выход элемента 1_in соединен с i-ым входом элемента 1₄_n, первый вход элемента 1_i₁ и выход элемента 1₍_i₊₇₎_k подключены соответственно к шине единичного потенциала и первому входу элемента 1_i₍_k₊₁₎, а вторые входы элементов 1₁_j , 1₂_j, 1₃_j и выход элемента 1₄_j соединены соответственно с j-ым, -ым, -ым входами и j-ым выходом устройства селекции большего из двоичных чисел.

Работа предлагаемого устройства селекции большего из двоичных чисел осуществляется следующим образом. На его первый,…, n-ый, -й,…,-й, -й,…,-й входы подаются соответственно произвольные двоичные сигналы , , , которые задают подлежащие обработке n-разрядные двоичные числа , , (, , и , , определяют значения старших и младших разрядов соответственно). Тогда сигнал на j-ом выходе предлагаемого устройства будет определяться выражением

где

Здесь ˅, ∙, ‾, есть символы операций ИЛИ, И, НЕ. В представленной ниже таблице приведены значения реализуемых выражениями (2), (3), (4) функций на всех возможных наборах значений их аргументов. Жирным в таблице выделены значения функций и их аргументов при j=2.


- - - - - - - -	- - - - - - - -	- - - - - - - -	0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	1 0 0 0 1 1 1 1	1 0 1 1 0 0 1 1	1 1 0 1 0 1 0 1
0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	1 1 1 1 1 1 1 1	0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0	1 1 1 1 1 1 1 1	0 0 0 0 0 0 0 0	0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 0 0 0 0 0 0 0	1 1 1 1 1 1 1 1	0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0	1 1 1 1 1 1 1 1	1 1 1 1 1 1 1 1	0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 0 0 0 0 0 0 0	1 0 1 1 1 0 1 1	1 1 0 1 1 1 0 1
1 1 1 1 1 1 1 1	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	1 1 1 1 1 1 1 1	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1	0 0 0 0 0 0 0 0	1 1 1 1 1 1 1 1	0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	1 0 1 0 1 1 1 1	0 0 0 0 0 0 0 0	1 1 1 1 0 1 0 1
1 1 1 1 1 1 1 1	1 1 1 1 1 1 1 1	0 0 0 0 0 0 0 0	0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	1 1 0 0 1 1 1 1	1 1 1 1 0 0 1 1	0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1	1 1 1 1 1 1 1 1	1 1 1 1 1 1 1 1	0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	1 0 0 0 1 1 1 1	1 0 1 1 0 0 1 1	1 1 0 1 0 1 0 1

Анализ данных, приведенных в таблице, позволяет заключить, что:

1) если либо либо либо либо либо либо , то соответственно либо , либо , либо , либо , либо , либо , ;

2) если и либо и либо и либо и либо и либо и либо и , то соответственно либо либо , либо либо , либо либо ;

3) если либо либо , то соответственно , либо либо ;

4) если и либо , и либо и , то соответственно либо , либо , ;

5) если и либо , и либо и , то соответственно либо , либо ;

6) если и либо , и либо , и , то соответственно либо , либо .

Таким образом, на первом и r-ом выходах предлагаемого устройства согласно (1) получим

где , , - фрагменты n-разрядных двоичных чисел , , . Следовательно, с учетом (5), (6) имеем , где есть n-разрядное двоичное число, задаваемое двоичными сигналами ( и определяют значения старшего и младшего разрядов соответственно).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство имеет однородный аппаратурный состав (содержит логические элементы одного типа – элементы И-НЕ) и обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает селекцию большего из трех n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Устройство селекции большего из двоичных чисел, содержащее элементов И-НЕ, отличающееся тем, что в него дополнительно введены элементов И-НЕ, причем все элементы сгруппированы в n групп так, что k-я и n-я группы содержат соответственно десять и четыре элементов И-НЕ, в k-й группе первый вход i-го и первый, второй входы -го элементов И-НЕ, i-й вход четвертого и второй вход пятого, третий вход седьмого элементов И-НЕ соединены соответственно с первым входом -го и выходами i-го, -го элементов И-НЕ, первым входом -го и выходом второго элементов И-НЕ, в k-й группе вторые входы шестого, седьмого и третьи входы пятого, шестого элементов И-НЕ подключены соответственно к выходу первого и выходу третьего элементов И-НЕ, в n-й группе выход i-го элемента И-НЕ соединен с i-ым входом четвертого элемента И-НЕ, первый вход i-го элемента И-НЕ первой группы и выход -го элемента И-НЕ k-й группы подключены соответственно к шине единичного потенциала и первому входу i-го элемента И-НЕ -й группы, а вторые входы первого, второго, третьего и выход четвертого элементов И-НЕ j-й группы соединены соответственно с j-ым, -ым, -ым входами и j-ым выходом устройства селекции большего из двоичных чисел.

Изобретение относиться к области вычислительной техники. Технический результат заключается в упрощении схемы устройства за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей.

Компаратор двоичных чисел // 2787334

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в упрощении схемы компаратора двоичных чисел за счет уменьшения цены по Квайну комбинационной части компаратора двоичных чисел при сохранении функциональных возможностей и логического операционного базиса.

Компаратор двоичных чисел // 2787333

Изобретение относится к области вычислительной техники и может быть использовано в ассоциативных процессорах, машинах баз данных и цифровых следящих системах для распознавания отношений , , , где , есть n-разрядные двоичные числа, задаваемые двоичными сигналами. Техническим результатом является упрощение устройства за счет обеспечения однородности логических элементов аппаратурного состава.

Транспортное средство с функцией формирования модифицированного энергоэффективного навигационного маршрута эксплуатируемого транспортного средства // 2784594

Изобретение относится к транспортным средствам. Технический результат заключается в оптимизации расхода энергии в зависимости от требований по времени преодоления участка пути.

Устройство для детектирования групп бит // 2780985

Изобретение относится к области вычислительной техники, в частности к устройствам обработки данных. Техническим результатом изобретения является обеспечение возможности выявления m-разрядных групп бит в N-разрядной последовательности данных.

Система определения принадлежности банковской карты пользователю // 2779249

Изобретение относится к области вычислительной техники. Техническим результатом является повышение достоверности аутентификации держателя банковской карты.

Устройство сравнения двоичных чисел // 2770302

Изобретение относится к области вычислительной техники. Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Устройство сравнения двоичных чисел // 2762621

Изобретение относится к области вычислительной техники и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом является расширение функциональных возможностей устройства за счет обеспечения распознавания отношений A>B, A=В, A<B.

Устройство сравнения двоичных чисел // 2762621

Компаратор двоичных чисел // 2762061

Изобретение относится к электронике и предназначено для использования в интегральных микросхемах счетных и управляющих устройств на комплементарных полевых транзисторах структуры металл-окисел-полупроводник (КМОП). Техническим результатом является повышение быстродействия.