Устройство селекции меньшего из двух двоичных чисел




Владельцы патента RU 2789723:

федеральное государственное бюджетное образовательное учреждение высшего образования "УЛЬЯНОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ" (RU)

Изобретение относиться к области вычислительной техники. Технический результат заключается в упрощении схемы устройства за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей. Устройство селекции меньшего из двух двоичных чисел предназначено для обработки n-разрядных двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство логической обработки многозначных операндов. Устройство содержит элементов И (111,…, 13(n–1), 11n), элементов ИЛИ (212,…, 24(n–1), 21n, 22n) и элементов НЕ (31,…, 3n–1). 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны устройства селекции меньшего из двух двоичных чисел (см., например, патент РФ 2300133, кл. G06F 7/02, 2007 г.), выполняющие операцию , где и есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств селекции меньшего из двух двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка n-разрядных двоичных чисел.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство селекции меньшего из двух двоичных чисел (патент РФ 2300130, кл. G06F 7/02, 2007 г.), которое содержит элементов И и выполняет операцию , где , есть n-разрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна .

Техническим результатом изобретения является упрощение схемы устройства за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве селекции меньшего из двух двоичных чисел, содержащем элементов И, которые распределены в n групп так, что первая и n-я группы содержат по одному элементу И, а m-я () группа содержит три элемента И, первый, второй входы первого элемента И первой группы и выход первого элемента И j-й () группы соединены соответственно с первым, ()-ым входами и j-ым выходом устройства селекции меньшего из двух двоичных чисел, особенность заключается в том, что в первую, m-ю, n-ю и k-ю () группы дополнительно введены соответственно два элемента И, четыре элемента ИЛИ, два элемента ИЛИ и элемент НЕ, в k-й группе i-й () вход первого элемента И, подключенного выходом к входу элемента НЕ, и второй вход ()-го элемента И соединены соответственно с первым входом ()-го элемента И и выходом элемента НЕ, в m-й группе выход i-го элемента ИЛИ, подключенного первым входом к второму входу ()-го элемента ИЛИ, и первый вход ()-го элемента ИЛИ соединены соответственно с первым входом и выходом ()-го элемента И, в n-й группе выход i-го элемента ИЛИ соединен с i-ым входом первого элемента И, выход ()-го элемента И первой группы и выход ()-го элемента ИЛИ m-й группы соединены соответственно с первым входом i-го элемента ИЛИ второй группы и первым входом i-го элемента ИЛИ ()-й группы, а вторые входы первого, второго элементов ИЛИ r-й () группы соединены соответственно с r-ым, ()-ым входами устройства селекции меньшего из двух двоичных чисел.

На чертеже представлена схема предлагаемого устройства селекции меньшего из двух двоичных чисел.

Устройство селекции меньшего из двух двоичных чисел содержит элементов И 111,…,13(n–1), 11n, элементов ИЛИ 212,…,24(n–1), 21n, 22n и элементов НЕ 31,…,3n–1, причем все элементы распределены в n групп так, что первая и m-я () группы содержат соответственно элементы 111, 121, 131, 31 и 11m, 12m, 13m, 21m,…,24m, 3m, а n-я группа содержит элементы 11n, 21n, 22n, i-й () вход элемента 11k (), подключенного выходом к входу элемента 3k, и второй вход элемента 1(i+1)k соединены соответственно с первым входом элемента 1(i+1)k и выходом элемента 3k, выход элемента 2im, подключенного первым входом к второму входу элемента 2(i+2)m, и первый вход элемента 2(i+2)m соединены соответственно с первым входом и выходом элемента 1(i+1)m, выход элемента 2in соединен с i-ым входом элемента 11n, выходы элементов 1(i+1)1 и 2(i+2)m соединены соответственно с первыми входами элементов 2i2 и 2i(m+1), а первые входы элементов 121, 131, вторые входы элементов 21r (), 22r и выход элемента 11j () соединены соответственно с первым, ()-ым, r-ым, ()-ым входами и j-ым выходом устройства селекции меньшего из двух двоичных чисел.

Работа предлагаемого устройства селекции меньшего из двух двоичных чисел осуществляется следующим образом. На его первый,…,n-й и ()-й,…,()-й входы подаются соответственно произвольные двоичные сигналы и , которые задают подлежащие обработке n-разрядные двоичные числа , (, и , определяют значения старших и младших разрядов соответственно). Тогда сигнал на j-ом () выходе предлагаемого устройства будет определяться выражением

где

В представленной ниже таблице приведены значения реализуемых выражениями (2), (3) функций для всех возможных наборов значений их аргументов. Жирным в таблице выделены значения функций и их аргументов при .

- - 0 0 0 0
- - 0 1 0 1
- - 1 0 1 0
- - 1 1 0 0
0 0 0 0 0 0
0 0 0 1 0 1
0 0 1 0 1 0
0 0 1 1 0 0
0 1 0 0 0 1
0 1 0 1 0 1
0 1 1 0 0 1
0 1 1 1 0 1
1 0 0 0 1 0
1 0 0 1 1 0
1 0 1 0 1 0
1 0 1 1 1 0

Анализ данных, приведенных в таблице, позволяет заключить, что:

1) если или (), то соответственно или и ( и );

2) если и , то ;

3) если и ( и ), то и ( и );

4) если и ( и ), то и ( и ).

Таким образом, на первом и r-ом () выходах предлагаемого устройства согласно (1) соответственно получим

и

где и - фрагменты n-разрядных двоичных чисел и . Следовательно, с учетом (4), (5) имеем , где - n-разрядное двоичное число, задаваемое двоичными сигналами ( и определяют значения старшего и младшего разрядов соответственно).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство селекции меньшего из двух двоичных чисел выполняет операцию , где , есть n-разрядные двоичные числа, задаваемые двоичными сигналами, при этом его схема проще чем у прототипа, поскольку ее цена по Квайну равна .

Устройство селекции меньшего из двух двоичных чисел, содержащее элементов И, которые распределены в n групп так, что первая и n-я группы содержат по одному элементу И, а m-я () группа содержит три элемента И, причем первый, второй входы первого элемента И первой группы и выход первого элемента И j-й () группы соединены соответственно с первым, ()-ым входами и j-ым выходом устройства селекции меньшего из двух двоичных чисел, отличающееся тем, что в первую, m-ю, n-ю и k-ю () группы дополнительно введены соответственно два элемента И, четыре элемента ИЛИ, два элемента ИЛИ и элемент НЕ, в k-й группе i-й () вход первого элемента И, подключенного выходом к входу элемента НЕ, и второй вход ()-го элемента И соединены соответственно с первым входом ()-го элемента И и выходом элемента НЕ, в m-й группе выход i-го элемента ИЛИ, подключенного первым входом ко второму входу ()-го элемента ИЛИ, и первый вход ()-го элемента ИЛИ соединены соответственно с первым входом и выходом ()-го элемента И, в n-й группе выход i-го элемента ИЛИ соединен с i-ым входом первого элемента И, выход ()-го элемента И первой группы и выход ()-го элемента ИЛИ m-й группы соединены соответственно с первым входом i-го элемента ИЛИ второй группы и первым входом i-го элемента ИЛИ ()-й группы, а вторые входы первого, второго элементов ИЛИ r-й () группы соединены соответственно с r-ым, ()-ым входами устройства селекции меньшего из двух двоичных чисел.



 

Похожие патенты:

Изобретение относится к способу мажоритирования сигналов «2 из 3». Технический результат заключается в повышении надежности контроля средств вычислительной техники.

Изобретение относится к вычислительной технике. Технический результат - упрощение схемы мажоритарного модуля.

Изобретение относится к вычислительной технике. Технический результат – расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций , , , , зависящих от n аргументов - входных двоичных сигналов, при .

Изобретение относится к области вычислительной техники. Технический результат заключается в упрощении схемы порогового модуля за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей.

Изобретение относится к цифровой технике в сфере обмена информацией и может быть использовано в космической, авиационной, кораблестроительной и других отраслях. Техническим результатом предлагаемого устройства является повышение стабильности длительности выходных сигналов при различной длительности входных сигналов в асинхронных устройствах.

Настоящее техническое решение относится к области вычислительной техники. Технический результат заключается в устранении временной избыточности на анализ и поиск неисправного канала, а также на программный переход на нижний вариант мажоритирования за счёт адаптивного мажоритирования элементов «n и более из (2n-1)».

Изобретение относится к области вычислительной техники и может быть использовано как средство преобразования кодов для реализации любой из простых симметричных булевых функций, зависящих от семи аргументов - входных двоичных сигналов. Техническим результатом является уменьшение аппаратурных затрат.

Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении реализации простых симметричных булевых функций, зависящих от 7 входных двоичных сигналов.

Изобретение относится к области вычислительной техники. Технический результат направлен на уменьшение аппаратных затрат при сохранении функциональных возможностей прототипа.

Настоящее техническое решение относится к области вычислительной техники для автоматики. Технический результат заключается в уменьшении аппаратурных затрат и схемной глубины при сохранении функциональных возможностей прототипа.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении формирования двоичного кода разности двух четырехразрядных двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак.
Наверх