Цифровой регулятор
Со
Социалистические
Реоотблиа
Зависимое от авт. свидетельства №
Кл. 42q, 2/05
Заявлено 07ЛЪ .1969 (№ 1329024/18-24) с присоединением заявки ¹
Приоритет
Опубликовано 06.Х.1970. Бюллетень № 31
Дата опубликования описания 10.Х11.1979
МПК G 05Ь 11/14
УДК 621-555.6(088.8) Моюитет оо делаю изобретеиий и открытий ори Сосете Мииистрое
СССР
Авторы изобретения Б. П. Астахов, 1О, Н. Винокуров, В. И, Закалин, Л, С, Ситников, С. Е. Токовенко и Л, Л. Утяков
Заявитель
ЦИФРОВОЙ РЕГУЛЯТОР
Изобретение относится к области радиоэлектроники и может быть использовано в автоматике и измерительной технике, например в цифровых многопозиционных регуляторах.
Известны регуляторы, содержашие задатчик программы, коммутатор, делитель частоты, блок вычитания, блок согласования и источник эталонной частоты.
Предложенный регулятор отличается от известных тем, что в нем вход делителя частот1через коммутатор подключен к выходу задатчика программы управления, а выход через блок умножения - — к одному из входов блока вычитания, другой вход которого соединен с выходом источника эталонной частоты. Выход блока вычитания подсоединен к блок5 согласоваш|я с исполнительным механизмом и ко входу коммутатора.
На чертеже изображена блок-схема цифрового регулятора.
Регулятор состоит из задатчика 1 програмьмы управления, коммутатора 2, управляемого делителя 8, частоты (счетчика с предустановкой), блока 4 умножения, блока 5 вычитания частот, генератора б эталонной частоты, клемм 7 и 8.
Входы делителя 8 частоты соединены через коммутатор 2 с выходами задатчика 1, а выход делителя частоты через блок 4 или непосредственно присоединен к одному пз входов блока 5, другой вход которого соединен с выходом генератора б. Выход блока 5 соединен с управляющим вxoäîм коммутатора 2 и с клеммой 8 входа блока согласова.шя с исполнительным механизмом, а один пз выходог, коммутатора 2 — с входом генератора б.
Программа управления задается набором коэффициентов деления (пересчета) в задатчпке 1. В начале работы коммутатор 2 установлен в первое положение, при котором коэффициент пересчета (деления) делителя 8, задаваемый с задатчпка 1, равен, например, Кь По мере увеличения частоты следования входного спгна,.".а возрастает и частота и „, на одном из входов блока 5, где n—
К, коэффициент умножения.
20 rzf.„.
Т(о тех пор, пока велпчш;а " меньше
К, величины fp (частоты генератора б), сигна,п на выходе блока 5 отсутствует. При достиn1 „,25 женин разностью — fp положительной
К, величины на выходе блока 5 появляется сигнал превышения, который поступает на вход блока согласования с псполнптсльным меха пизмом, à тактке па вход коммутатора 2
30 переключая его во второе положение, при ко283712
Предмет изобретения
Составитель М. А. Столярова
Редактор В. Левятов Техред А. А. Камышникова Корректор Е. ?I. Миронова
Заказ 3581/4 Тираж 480 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, 7К-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 тором коэффициент деления (пересчста) делителя 3 становится равным Kz, причем 1(а)Кт, так что частота следования сигналов на выходе делителя 8 уменьшается. По мере увеличения f „, аналогичным образом происходит 5 обработка второй программы.
Цифровой регулятор, содержащий задатчик 10 программы, коммутатор, делитель частоты, блок вычитания, блок согласования и источппк эталонной частоты, отлича ощийся теМ, что, с целью улучшения динамических характеристик устройства, в пем вход делителя частоты через коммутатор подключен к выходу задатчика программы управления, а выход через блок умножения — — к одному из входов блока вычитания, другой вход которого соединен с выходом источника эталонной частоты, выход блока вычитания подсоединен к блоку согласования с исполнительным механизмом и ко входу коммутатора.
