Патент ссср 308429

 

О П И С А Н И Е ЗО8429

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВЙДЕТЕЛЬСТВУ

Сове Советских

Социалистических

Республик

Зависимое от авт. свидетельства № 113563

Заявлено ЗО.Х.1969 (№ 1372749/18-24) с присоединением заявки №

Приоритет

Опубликовано 01Х11.1971. Бюллетень ¹ 21

Дата опубликования описания 12ХП1.1971

МПК G 06f 7/42

Комитет по делам иаобретекий и открытий при Совете Микистров

СССР

УДК 681.325.5(088.8) Авторы изобретения

В. И. Теверовский и А. A. Ивлев

Заявитель

КВАДРАТОР (n+1) — и =2п+1.

Изобретение относится к области вычислительной техники.

Известен квадратор, состоящий из счетчика, соединенного через вентили прямого кода с накапливающим сумматором, Известный квадратор производит вычисление квадрата числа поступивших на его вход импульсов на основании известного соотношения

Предлагаемое устройство наряду с решением вышеуказгннои задачи обеспечивает определение квадрата алгебраической суммы слагаемых, представленных импульсами, следующими по шинам сложения и вычитания, т. е. определения величин вида

М вЂ” X1)

1=1 где Х; может быть как положительным, так и отрицательным.

Указанная цель достигается в данном устройстве за счет того, что оно содержит дополнительные вентили обратного кода и триггер знака, причем одни входы вентилей соединены с выходами соответствующих разрядов счетчика, другие входы соединены через вентили, управляемые триггером знака, со входными шинами, выходы вентилей обратного кода через схемы «ИЛИ» подключены ко входам соответствующих разрядов сумматора, входы младшего разряда сумматора соединены через схему «ИЛИ» со входными шинами устройства.

На чертеже изображена функциональная схема квадратора, который состоит из К-разрядного реверсивного двоичного счетчика 1, разряды которого через вентили 2 прямого кода, вентили д обратного кода и схемы «ИЛИ»

10 4 подключены к разрядам накапливающего сумматора 5. При этом соединение разрядов счетчика с сумматором осуществлено со сдвигом влево на один разряд, т. е. каждый 1-й разряд счетчика соединен с (i+1) -м разряд дом сумматора.

Импульсные входы вентилей прямого кода соединены со входной шиной «Счет +» через схему «ИЛИ» б и вентиль 7 и одновременно через вентиль 8 и линию задержки 9.

20 Импульсные входы вентилей 8 обратного кода соединены со входной шиной «Счет — » через схему «ИЛИ» 10, вентиль 11 и одновременно через вентиль 12 и линию задержки 18.

Потенциальные входы вентилей 7 и 12 под25 ключены к нулевому плечу триггера знака 14, а потенциальные входы вентилей, 11 — к единичному плечу этого же триггера. Кроме того, вход младшего разряда сумматора 5 соединен со входными шинами «Счет +» и «Счет — »

30 через схему «ИЛИ» 15. Входы старших К+2, 308429

Составитель И. Долгушева

Техред 3. Н. Тараненко Корректор Е. В. Исакова

Редактор Ю. Полякова

Типография, по. Сапунова, 2

Заказ 2176/6 Изд. № 951 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Миннстров СССР

Москва, 5К-35, Раушская наб., д 4/5

Патент ссср 308429 Патент ссср 308429 Патент ссср 308429 

 

Похожие патенты:

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх