Устройство управления усилительным каскадом

 

ОПИСАНИЕ ЗЮ378

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидете IbcTBa ¹

МПК Н 03k 5/153

Заявлено 02.Х.1969 (№ 1363830/26-9) с присоединением заявки №

Приоритет

Опубликовано 26.VII.1971. Бюллетень № 23

Дата опубликования описачия ЗО.IX.1971

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 621.374(088.8) !

АЯ

Авторы изобретения

Л. Х. Шидлович и С. А. Ястребов

Заявитель

Государственный научно-исследовательский институт теплоэнергетического приборостроения

УСТРОЙСТВО УПРАВЛЕНИЯ УСИЛИТЕЛЬНЫМ КАСКАДОМ

НА ТИРИСТОРАХ

Изобретение относится к области импульсной техники и может быть использовано при построении высокоточных усилителей постоянного тока с тиристорными выходными каскадами.

Известны устройства управления усилительным каскадом на тиристорах, содержащие стабилизатор зарядного тока, интегрирующую цепь, спусковую схему, двухполупериодный коммутатор и формирователь импульсов.

Недостатки известных устройств состоят в низкой чувствительности и небольшом коэффициенте усиления.

С целью повышения чувствительности и коэффициента усиления в предлагаемом устройстве интегрирующая цепь содержит два последовательно включенных конденсатора и подключена к параллельно спусковой схеме, собранной на транзисторах противоположного типа проводимости, причем к одному полюсу интегрирующей цепи подключен эмиттер р-п-р-транзистор и входное сопротивление спусковой схемы. к другому — эмиттер п-р-птранзистора спусковой схемы, средняя точка интегрирующей цепи соединена с эмиттерами транзисторов двухполупериодного коммутатора, а к точке соединения коллектора р-п-р-транзистора и базы и-р-п-транзистора спусковой схемы подключена база транзистора импульсного усилителя.

На чертеже дана принципиальная схема предлагаемого устройства формирования импульсов управления усилительным каскадом на тиристорах.

5 Устройство содержит стабилизатор зарядного тока на транзисторе 1, двухполупериодный коммутатор на и-р-и-транзисторе 2 и

p-n-p-транзисторе 8, интегрирующую цепь, состоящую из двух последовательно включен10 ных конденсаторов 4 и 5, спусковую схему, собранную на транзисторах противоположного типа проводимости (p-n-р-транзисторе б и п-р-п-транзисторе 7), в которую также входят резистор 8 и стабилитрон 9, формиро15 ватель импульсов, выполненный на транзисторе 10, резисторе 11, конденсаторе 12, диоде 18 и импульсном трансформаторе 14.

Предлагаемое устройство работает следующим образом.

20 При поступлении в цепь база-эмиттер Iранзистора 1 входного сигнала в цепи коллек ора этого транзистора появится ток. Если в первый момент транзистор 2 двухполупериод:toro коммутатора закрыт, а трачзистор 8 — от25 крыт, то конденсатор 4 интегрирующей цепи заряжается по цепи: плюс источника питания, коллектор транзистора 1, конденсатор 4, коллектор-эмиттер транзистора 8, и минус источника питания. Когда напряжение на конден30 саторе 4 достигнет величины пробоя стабпли3 И 78

Составитель Г. Челей

Редактор T. И. Морозова Техред Л. Я. Левина Корректор Е. В. Исакова

Заказ 2643/12 Изд. № 1103 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 трона 9, сработает спусковая схема. Транзистор б откроется, и, следовательно, откроется транзистор 10 формирователя импульсов. Через открытый транзистор 10 разрядится конденсатор 12, и на выходе импульсного трансформатора 14 появится импульс.

Спусковая схема остается открытой до конца полупериода напряжения коммутации двухполупериодного коммутатора. По истечени и полупериода происходит переклю.- ение транзистора 2 и 8, при этом спусковая схема окажется зашунтированной и возвратится в исходное состояние. Транзисторы д, 6, 7 и 10 закроются, а транзистор 2 — откроется. Конденсатор 4 разрядится, а конденсатор Б зарядится по цепи: плюс источника питания, коллектор транзистора 1, коллектор-эмиттер транзистора 2, конденсатор б и минус источника питания. Далее процесс повторится.

Промежуток времени, в течение которого напряжение на конденсаторе 4 или конденсаторе 5 достигнет величины опорного напряжения стабилитрона 9, связан монотонной зависимостью с величиной входного сигнала, следовательно, время возникновения импульсов на выходе импульсного трансформатора 14 также зависит от величины входного сигнала. Соответствующим выбором параметров устройства можно добиться изменения времени возникновения импульсов на выходе в пределах от зт до О при изменении входного сигнала от нуля до максимального значения.

5 Предмет изобретения

Устройство управления усилительным каскадом на тиристорах, содержащее стабилизатор зарядного тока, интегрирующую цепь, 1о спусковую схему, двухполупериодный коммутатор и формирователь импульсов, отличаюIцееся тем, что, с целью повышения чувствительности и коэффициента усиления, интегрирующая цепь содержит два последовательно включенных конденсатора и подключена параллельно спусковой схеме, собранной на транзисторах противоположного типа проводимости, причем к одному полюсу интегрирующей цепи подключен эмиттер р-и-р-транзистора и входное сопротивление спусковой схемы, к другому полюсу интегрирующей цепи подключен эмиттер n-p-n-транзистора спусковой схемы, средняя точка интегрирующей цепи соединена с эмиттерами транзисто25 ров двухполупериодного коммутатора, а к точке соединения коллектора р-и-р-транзистора и базы и-р-и-транзистора спусковой схемы подключена база транзистора импульсного усилителя.