Двоичный параллельный сумматор

 

О П И С""А"- Н И Е

ИЗОБРЕТЕНИЯ

315179

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

МПК С 061 7/50

Заявлено 18.11.1970 (¹ 1405441(18-24) с присоединением заявки №

Приоритет

Опубликовано 21.1Х.1971. Бюллетень ¹ 28

Дата опубликования описания 12.XI.1971

Комитет по делам изобретений и открытий при Севете Министров

СССР

УДК 681,325.54(088.8) Автор изобретения

С, О. Мкртчян

Заявитель

ДВОИЧНЫЙ ПАРАЛЛЕЛЬНЫЙ СУММАТОР

Изобретение может быть использовано в дискретных устройствах автоматики и вычислительной техники.

Известны схемы двоичных параллельных накапливающих сумматоров потенциального типа, построенных иа булевых элементах «И», «ИЛИ», «НЕ», состоящие из регистра суммы, где хранится также одно из слагаемых в начале суммирования, регистра второго слагаемого и цепи переноса. Регистр суммы состоит 10 из триггеров-счетчиков с входными клапанами (вентилями), регистр второго слагаемого представляет собой обычный запомшгающий регистр, а цепь переноса — комбинационную схему из элементов «И», «ИЛИ», «НЕ». 15

Недостаток известных схем накапливающих сумматров заключается в том, что они требуют большого количества оборудования, вследствие чего имеют высокую стоимость, низкое быстродействие надежность. Кроме 20 того, в этих схемах используются элементы задержки, которые малонадежны и нетехнологичны с точки зрения микроэлектроники.

С целью упроще гия снижения стоимости и повышения надежности в предлагаемом сум- 25 маторе применены формальные нейроны и пороговые элементы вместо обычных булевых элементов «И», «ИЛИ», «НЕ». При этом в нем счетный вход каждого разряда регистра суммы, состоящего из двух инденти иных фор- 30 мальных нейронов подключен к инверсному выходу порогового элемента с порогом — 1, имеющего три входа с весами — 1, — 1 и — 2, один из входов которого с весом — 1 подключен к единичному выходу триггера регистра второго слагаемого, второй вход с весом — 1 подключен к управляющей шине приема информации в регистр сумм, а вход с весом — 2 подключен к выходу элемента переноса предыдущего разряда. Единичный выход первого формального нейрона каждого разряда регистра суммы подключен к одному из входов порогового элемента цепи переноса с лорогом +3, имеющего четыре идентичных входа с весами — 1, второй вход подключен к едишгчному выходу триггера регистра второго слагаемого, третий вход подключен к выходу элемента переноса предыдущего разряда, четвертый — к управляющей шине разрешения переноса. Формальный нейрон (ФН) представляет собой обычный пороговый элемент (ПЭ) с встроенными булевыми элементами

«И», «ИЛИ», «НЕ» на входе. В данной схеме используются Ф Н с входными элементами

«ИЛИ», а также обычные ПЭ.

На фиг. 1 показана схема одного разряда сумматора; па фиг. 2 — временная диаграмма работы схемы; на фиг. 3 — трехразрядный сумматор.

315179

Разряд суммaropa содержит регистр первого слагаемого и суммы, регистр 2 второго слагаемого, управляющую шину 3, о которой посгупаст сигна I разрешения переноса, шину 4 переноса с предыдущего разряда, управляющую шину 5, по которой поступает сигнал приема информации из регистра 2 в регистр 1.

Регистр 1 состоит из триггеров-счет иков и входных ПЭб, служащих для организации приема информации в регистр 1. Триггер-с|етчик построен на двух инденти нных формальных нейронах, один из которы«(ведущий) реагирует на положительный перепад в«одного сигнала, а,другой (ведомый) — на отрицательный перепад входного сигнала. На фиг. 1 ведущим является нейрон, расположенный справа. Выходные сигналы ведущего и ведомого нейронов сдвинуты один относительно другого на величину, равную длительности входного сип,ала, т. е. ведомый элемент запоминает предыдущее состояние триггера на время, равное длительности в«одного сигнала. Поэтому в цепи переноса сумматора для выработки сигнала переноса в следующий разряд (а также для организации установки

«0» регистра 1) используется вы«одной сигнал ведомого элемента.

Счетный в«од триггера подключен к инверсному выходу порогового элемецта ПЭ, который служит для организации приема в регистр 1 информации из регистра 2 и из цепи переноса. Поскольку порог элемента равен — 1, то при отсутствии входных сигналов элемент возбужден и на его инверсном выходе имеется нлзкий уровень потенциала. При поступлении сигнала (высокого уровня) только на один из в«одов с весом — 1 состояние элемента не изменяется. При поступлении сигнала на в«од с весом — 2 или одновременно на оба в«ода с весами — 1 элемент переходит в невозбужденное состояние, и на его инверсном выходе появляется высокий уровень потенциала. Таким образом, сигнал, появившийся в цепи .переноса, безусловно поступает на в«од триггера счетчика, а для приема информации из регистра 2 в регистр 1 необходимо подавать разрешающий высокий уровень потенциала на управляющую шину 3.

В цепи переноса сумматора использован один пороговый элемент с порогом +3 и четырьмя идентичными в«одами, имеющими вес +1. Сигнал переноса в следуюгций разряд появляется, когда имеются сигналы не менее, чем на трех входах ПЗб.

Схема работает следующим образом.

3а ис«одное принимается такое состояние сумматора, когда одно из слагаемых на«одится в регистре 1, а другое — в регистре 2.

Сложение производится за два такта (фиг. 2). В первом такте определяются переносы во все разряды сумматора и прибавляются по модулю 2 к содержимому регистра 1. Для этого на шипу 8 подается сигнал разрешения переноса. Длительность 1пер этого сигнала должна удовлетворять условию пер -= 1проб + 1уст1 где 4,„,a — время пробега единицы переноса от первого до последнего разряда сумматора;

1,-„— время установки триггера-счетчика (алеет = 2т) .

При п-разрядном сумматоре t„pop = (тт 1) т, 10 где т время задержки одного элемента.

Таким образом, в конце первого такта в регистре 1 получим сумму по модулю 2 первого слагаемого с переносами.

Во втором такте содержимое регистра 1 складывается по модулю 2 со вторым слагаемым, «ранящимся в регистре 2. Для этого на управляющую шину 3 подается сигнал разрешения приема (фиг. 2). Длительность разрешающего сигнала приема t» должна быть

20 достато шой для полного опрокидывания триггера-счетчи:-:.а lщ,е2т. В конце второго такта в регистре 1 получится полная сумма двух чисел.

Если обозначим первое слагаемое через х;, 25 второе слагаемое — через у;, сумму — через

s;, перенос через с;, то работу схемы аналиT!i ! !! мои .но !!b!paar!Ts след1,!omH«i образом.

В нервом такте

C,= П(х,Сi 1 «/у,Ci х,pi,);

S = Ci 1+ х, 30 где П вЂ” сигнал разрешения переноса;

s — содержимое регистра 1 в конце

35 первого такта;

+ знак сложения по модулю 2.

Во втором такте

5,= 5;+у, = (х,Сс !V х,С,)у, IV («« i) \/

40, х,Сс т)у,.

Предмет изобретения

45 Двоичный параллельный сумматор, содержагций регистр первого слагаемого и суммы, регистр второго слагаемого и элемент переноса в каждом разряде сумматора, отличаюи ийся тем, что, с цслью упрощения суммато50 ра, в нем счетный вход каждого разряда регистра суммы, состоящего из двух идентичны«формальны«нейронов, подключен к инверсивному выходу порогового элемента с порогом — 1, имевшего три в«ода с весами — 1, 55 — 1и — 2, один из входов которого с весом — 1 подключен к единичному выходу триггера регистра второго слагаемого, второй вход с весом — 1 подключен к управляющей шине приема информации в регистр суммы, 60 вход с весом — 2 подключен к выходу элемента,переноса предыдущего разряда, единичный выход первого формального нейрона каждого разряда регистра суммы подключен к одному из в«одов порогового элемента цепи переноса

65 с порогом +3, имеющего четыре идентичных

315179 элемента переноса предыдущего разряда, четвертый — к управляющей шине разрешения переноса.

Г г! я

l о>!

®иь 2 фиг. г

Г 9 1 г

3 з г— г

Ф!!с

Составитель И. В. Долгушева

Редактор Л. А. Утехина Техред А. А. Камышникова Корректор Л. А. Царькова

Заказ 3152, 19 Изд. № 12!9 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий прп Совете Министров СССР

Москва, Ж-35, 1заушская наб., д. 4,5

Типография, пр. Сапунова, 2 входа с весами — 1, второй вход подключен к единичному выходу триггера регистра второго слагаемого, третий, вход подкл!о1ен к выход

Ж. рж!ен!!е

78P At

e p!! с с агы6

Двоичный параллельный сумматор Двоичный параллельный сумматор Двоичный параллельный сумматор 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх