Патент ссср 331381

 

Союз Советских

Социалистических

Республик! 38!

К АВТОРСКОМУ СВКДЕТЕЛЬСТВУ

Зависимое от а вт. свидетельства №вЂ”

Заявлено 22.Х11.1969 (¹ 1386833/18-24) с при(соединением заявки №вЂ”

Пр.иоритет—

Опубликовано 07.111.1972. Бюллетень № 9

Дата опубликования описания 6Х.1972

М.Кл, G 06f 5/02

G 06f 11/00

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.142.07:53.087.92 (088.8)

g(e:1 @1Î ..1 1=т 1 1

ЩЦ@ 1 У 1 с °

6l49F нротг.КА

Автор изобретения

М. А. Гребенников

Государственное союзное конструкторско-технологическое бюро по проектированию счетных машин

Заявитель

ПРЕОБРАЗОВАТЕЛЬ КОДОВ СИМВОЛОВ

Изобретение 0TIHQIGHòñÿ к электрон но-вычислительной технике и tIIpetIHata!Has@HO для использава ния ts элекгран ных вычослителыных машинах, а также tB устройствах сопряжения средств обработки со средствами передачи

3IK0tH0IiVIHЧЕЕКИХ QBHtHbIX.

В tH!3IB8cTHbIx п реобразавателях .кодов оим|волав,,содержащих пастоя н ное за помынающее усвройспво, репистр адреса, деши ф ратор адреса, токовые ключи и логические элементы, преобразава н ие осуществляется беэусловно, т. е. все коды, 1посту1пающие на,вход нреобразователя,,рассматриваются как разрешенные для преабр азава ния,,вследс пвие чего преобр азование производится без обнаружения (апозвавания) запрещенных для преобразо1ван ия кодовых иамб и наций. Необнаружение за прещенных для п реобразава ния;кодовых комбинаций приводит к,потере инфоpMatlllHH в системе «каналы передачи давных — ЭЦВМ» и, следовательно, к ухудшению качеспва функцианиро ваНИЯ ДBIHIHOH 0И СтЕМЫ.

В п редлаваемом изобретении, с целью разработки,преобразователя кодо в символав с раош и рен ными фу нкцианальными .возможностями, который, кроме п реобразавания разрешен!ных, осущес"пвлял бы та кже фу н кцию обнаружения залрещевных для преобразоваогия кодов символов п ри эканам)ном испоотьзовани.и элекпроаното 060lpgIII!QIBatHHH, B постоя|н|ном запоминающем устройстве, в котором хранятся все коды,cooввегсгьия, предусматр и вается вспомогательный мапнипный сердечоги к, праниза н ный .всеми шинами кодов соовветспвия так, 5 что на его выходной обмотке появляепся сигнал только в том случае, когда в регистр адреса .поступает разрешенный для преобразования код символа. Кроме того, и нверсные.выходы приггеров регисгра адреса соединяются 00

10 входами схемы «ИЛИ», которая «раапозяает» по нулевому,потенциалу,,возникающему на инвераном,выходе хотя бы одного триггера регистра адреса, что в дан ный,регистр поступил код символа. Выходной сигнал схемы «ИЛИ»

15 стробирует два клапана, причем на импульсный вход первого клапана поступает сигнал с выходной обмотки вспомогательного сердечника, а на импульсный вход второго клапана посупает задержанный сигнал «Разрешение

20 преобразования».

С ипнал на .выходе первого клала на,,производимый от сигнала tHB выходной обмотке вспомогательного сердечника, свидетельспвует о том, что в регивпр адреса,посгупил иад сим25 вола, разрешенный для л реоб разо вания, а также о том, что преобразование кодов ои м волав произведено. Второй клапан пр|и этам,не сраб а тыква ет.

Сипнал на выходе второго клапана свиде30 тельсгвует о гам, что в регистре адреса нахо331381 дипся код си(ивола, за(п(рещен ный для (преобразава ния, .вслед(спвие чего преоб разо(ван ие не асущеспвляе"пся. Да(нный сигнал произ(вади T сброс тригге(рав регостра пр(иема преобразова(н(ного cHIMIBIDJIB на случай, появления,B нем лож(ной и(нфо рмации, а та(к>ке вы(даепся (KBK выходной с ггнал,пер(ваго клапана) из п(реобразавателя,кадав, (каждый (по отдельБой шине; юроме того, (выходные сигналы обоих ила(па(но(в через ли(нию заде(ржки производят сброс т(риггер ав ip егистр а адр е с а.

Н а ф и г. 1 II p ед(с т а(вл е1 I а бл О K- с х ем а и р едл агаемо(го (преоб(разо(вателя сим волов; на фиг. 2 приведен прииер п(реобразо(вателя кода символа.

В ооста в (преобразо(вателя кордов си м(волав входят: регистр 1 адреса, на единичные входы триггеров которого по шикам 2 — 8 па(раллельно поступают, как адрес постоя(и|ного запо(минающего устрой(опва 9, соопвет(спвующие двоичные,разряды семиразрядных кодов символав; ши ны прямого кода адреса 10 — 16, которыми прямые выходы т(риггеро(в региспра адр еса coezi((иены со вх ада и и деш(ифр а тор а адреса 17; ш ины и(н(вер(оного (кода адреса

18 — 24, которыми инверсные выходы триггеров регистра адреса соединены со входами дсшифратора адреса, а также со входами схемы «ИЛИ» 25; токовые ключи 26, с помощью иотарых асуще(спвляепся,выбор IcooTIBåòcT(aóþщей адресу «(проши(в(ки» се(рдеч(нико в,настоянного запам(и(нающего устройспва; ш ипы 27, которыми выходы дешифратора адреса соединены с потенциаль(ны ми входами соопвеПспвующих то(кавых ключей; шина 28, по которой в преабразаватель кодов по(ступает оиг нал «Разрешение преоб(разавания» .на импульсные входы IB сех токавых ключей, а также на вход линии за(держии 29; л(иния за(держки 80; региспр

81,,в который записывается (код символа соотвепопвия,,по(ступающий по ши(нам 82 — 89 с выходных обмотак аонав(ных ма пнитных сердсчнико(в постоя и ного за нами(нающего,устрой(спва; кла(пг(ны 40 и 41, потенциальные вхады которых соеди(иены с выходом схемы «ИЛИ», причем им(пульсный вход:клана(на 40 соед(инеи ши(ной 42 с выход(ной обмоткой,вспомогательного ма(пнипнаго 1сердеч(ника пастоя(н(ного запом(инающего успрой(спва, .который праниза н (Всеми шлнами кадав соапвепствия, «заши(ваемых» в данное запоминающее устройство, а импульсный вход клапана 41 соединен с выходом линии задержки 29; шина 48, по которой с выхода клапана 40 выдается сигнал «Разрешенный код», шина 44, по которой с выхода клапана 41 выдается сигнал «Запрещенный код»; шина 45, соединяющая выход линии задержки

80 с шиной 4б, по которой в регистр 1 поступа"т внешний сигнал «Общий сброс»; шины 47, по которым из преобразователя выдается код соответствия.

Преобразователь кодов символов работает следующим образом.

В регистр адреса по шинам 2 — 8 поступает код символа на единичные входы соответствую5

v.)

;,о

65 щих триггеров, причем код символа может быть или разрешенным или запрещенным для преобразователя.

Если в регистр адреса поступает код символа, разрешенный для преобразования, срабатывает дешифратор адреса, который построен таким образом, что дешифрирует только разрешенные для преобразования коды символов, Дешифратор адреса выбирает в каждой группе токовых ключей по одному токовому ключу, которые соответствуют поступившему в регистр адреса коду символа; при этом на потенциальные входы выбранной пары токовых ключей из дешифратора адреса поступают по шинам 27 разрешающие нулевые потенциалы.

При поступлении в регистр адреса любого кода символа, как разрешенного, так и запрещенного для преобразования, некоторая группа триггеров этого регистра устанавливается в единичное положение. При этом достаточно хотя бы одному из триггеров регистра адреса быть установленным в единичное положение, чтобы появившийся па его инверсном «ыходс нулевой потенциал был передан по одной и.. шин 18 — 24 на вход схемы «ИЛИ», которая, не инвертируя, передает этот потенциал на разрешающие входы клапанов 40 и 41. Если в регистре адреса отсутствует код символа, то на инверсных выходах триггеров данного регистра находятся высокие отрицательные потенциалы; в этом случае на выходе схемы «ИЛИ» также находится высокий отрицательный потенциал, который запирает клапаны 40 и 41.

После того, как дешифратор адреса сработал и выбрал соответствующую пару токовых ключей, по шине 28 в преобразователь подается сигнал «Разрешение преобразования», который вызывает срабатывание избранной дешифратором адреса пары токовых ключей.

Каждой паре токовых ключей соответствует определенная одновитковая прошивка основных магнитных сердечников постоянного запоминающего устройства, выполненная таким образом, что в тех разрядах кода соответствия, в которых должна быть логическая единица, «прошиваются» ферритовые сердечники.

На фиг. 2 приведен пример преобразования кода 1110001 в код 10! 1011. Код символа, подлежащий преобразованию, подается из регистра адреса (см. фиг. 1) по шинам прямого и инверсного кода на вход дешифратора адреса, который состоит из логических элементов 48 (см. фиг. 2), реализующих функцию «И-НЕ».

Четыре старших разряда кода символа поступают на вход логического элемента 48 по шинам 10, 11, 12, 21, а три младших разряда кода символа поступают соответственно по шинам

22, 28, 16 на вход логического элемента. Только в том случае, если на всех перечисленных шинах имеются потенциалы высокого отрицательного уровня, элементы 48 срабатывают и нулевые потенциалы с их выходов поступают на разрешающие входы пары токовых ключей.

При поступлении по шине 28 сигнала «Разре331381 жение преобразования» данная пара токовых ключей срабатывает и по «прошивке» 49 ферритовых сердечников 50 — 58 протекает ток.

Магнитные сердечники 50 — 55 являются кодовыми, т. е. в них «зашивается» таблица кодов соответствия. Магнитный сердечник 57

«прошивается» шиной кода соответствия в том случае, если число логических единиц в коде соответствия нечетно, что позволяет контролировать код соответствия по паритету. Вспомогательный магнитный сердечник 58 пронизывается всеми и1инами кодов соответствия, которые «зашиваются» в сердечники 50 — 5б.

При протекании тока по выбранной прошивке 49 на вторичных обмотках кодовых сердечников 50, 52, 53, 55 и бб появляются сигна.лы, а на вторичных обмотках кодовых сердечников 51 и 54, не пронизанных «прошивкой» 49, сигналы отсутствуют, в результате чего код соответствия на шинах 83 — 39 имеет вид

1011011. Сердечник 57 пронизывается в данном случае прошивкой кода соответствия 49, поскольку число логических единиц в коде соответствия нечетно, чтобы удовлетворить выбранному способу контроля, поэтому на шине

32 в данном случае также появляется сигнал.

При протекании тока по любой из «прошивок» магнитных сердечников 50 — 56, в том числе и по «прошивке» 49, на выходной обмогке вспомогательного сердечника 58 возникает сигнал, который на шине 42 поступает на импульсный вход клапана 40. На потенциальном входе данного клапана находится разрешающий (нулевой) потенциал, который вырабатывает схема «ИЛИ». В результате совпадения разрешающего потенциала и сигнала, поступающего по шине 42, клапан 40 срабатывает, осуществляя через линию задержки 80 по шине 45 сброс триггеров регистра адреса; при этом из преобразователя по шине 43 выдается сигнал «Разрешенный код».

Величина времени задержки линии задержки 29 (тк 29) подбирается таким образом, чтобы она превосходила время срабатывания токовых ключей (т.), время срабатывания магнитного сердечника (г.), время срабатывания клапана 40 (тк 40), время срабатывания линии задержки 80 (тк 80), т. е. л з 29)тк.т.+тси+тк 40+тк.з 80.

При выполнении данного условия сигнал на выходе линии задержки 29, производный от сигнала «Разрешение преобразования>, появляется после того, как клапан 40 уже сработал и произвел сброс триггеров регистра адреса, в результате чего на выходе схемы «ИЛИ» находится запрещающий потенциал. Поэтому, в данном случае, клапан 41 не срабатывает.

Код соответствия, полученный на выходных обмотках магнитных сердечников, вместе с контрольным разрядом поступает соответственно по шинам 32 — 39 в регистр 31, откуда

".0

00 выдается из преобразователя по шинам 47.

В том случае, если в регистр адреса поступает код символа, запрещенный для преобразования, дешифратор адреса не срабатывает, в результате чего на потенциальных входах всех токовых ключей 26 находятся запрещающие потенциалы высокого отрицательного уровня.

Поэтому сигнал «Разрешение преобразования», поступающий в,преобразователь по шине 28, не вызывает срабатывания токовых ключей и на шине 42 не появляется сигнал с выходной обмотки вспомогательного магнитного сердечника 58.

В соответствии с вышеизложенным, схема

«ИЛИ» срабатывает независимо от того, разрешенный или запрещенный для преобразования код символа посгупает в регистр адреса.

Поэтому и в данном случае на ее выходе находится разрешающий нулевой потенциал, который подан на потенциальные входы клапанов

40 и 41. При этом клапан 40 не срабатывает и не производит сброса триггеров регистра адреса, поскольку на шине 42 сигнал не появляется, а срабатывает линия задержки 29 и клапан 41, на выходе которого появляется сигнал

«Запрещенный код». Данный сигнал производпт сброс триггеров регистра 31 на случай появления в нем ложной информации, а также через линию задержки 80 осуществляет сброс триггеров регистра адреса и выдается из преобразователя по шине 44.

Предмет изобретения

Преобразователь кодов символов, содержащий регистр ад реса, дешифратор адреса, выход которого соединен с потенциальными входами токовых ключей, выходы которых соединены со входами постоянного запоминающего устройства, выходы которого соединены со входами выходного регистра, отличающийся тем, что, с целью расширения функциональных возможностей, преобразователь содержит схему

«ИЛИ», линии задержки и клапаны, а постоянное запоминающее устройство содержит вспомогательный магнитный сердечник, пронизанный всеми шинами кодов соответствия, выходная обмотка вспомогательного магнитного сердечника соединена с импульсным входом первого клапана, вход первой линии задержки соединен с импульсными входами токовых ключей, импульсный вход второго клапана соединен с выходом первой линии задержки, потенциальные входы первого и второго клапанов соединены с выходом схемы

«ИЛИ», входы, которой соединены с инверсными выходами регистра адреса, выход первого клапана соединен с первым входом второй линии задержки, выход. второго клапана соединен co,вторым входом линии задержки и с допо.тнительньгм входом выходного регистра.

331381

Составитель Н. Попов

Техреду Л. Евдонов

Корректор Е. Усова

Редактор А. Батыгин

Обла с тная ти пография .Кос.промского управления по печати

Заказ 1462 Изд. № 306 Тираж 448 ПодписноеЦНИИПИ Котвнтета по дела1и изобрстсни и и отирыглй при Совете Министров СССР

Москва, 7Ê-85, Ра ушска я íà6., л 4/5