Распределитель импульсов

 

О Л И С А Н И Е 333552

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

М.K,л. С 061 1/04

Н 03k 5/01

Заявлено 25.IX.1970 (Же 1477978/26-9) с нрпсосдинечпгем заявки №вЂ”

Комитет по делам изобретений и открытий при Совете Министров

СССР

П р но1пггст—

Опт бликовано 21 111.1972, Бюллетень № 11

УДК 681.325.53(088.8) Дата опубликования описания 7Л 1.1972

Авторы изобретения

fO. E. Авалиани и П. И. Назаров

Заявитель

РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ

Изобретение относится к импульсной технике и может быть использовано в автоматике и вычислительной технике.

Известны распределители импульсов, содержащие дешифратор, счетчик импульсов с последовательно включенным триггером счета и триггером памяти в каждом разряде и генератор синхроимпульсов. Однако этн распределители содержат большое число элементов и нецадежны в работе.

В целях повышения надежности предлагаемый распределитель содержит два расширителя импульсов, линию задержки и формирователь узких сипхроимпульсов, который соединен прямым выходом со счетным входом триггера счета младшего разряда счетчика, а инверсным выходом со счетным входом триггера памяти младшего разряда счетчика. Единичный выход триггера счета младшего разряда счетчика подключен ко входу первого расширителя:импульсов, соединенного выходом со входамн элементов «И» дешифратора, формирующих нечетные импульсы, а единичньш выход триггера памяти младшего разряда счетчика через линию задержки соединен со входом второго расширителя импульсов, выход .которого подключен ко входам элементов «И» дешифратора, формирующих четные импульсы. При этом ocTB;IbHb!p. входы элементов «И» дешифратора соединены с соответст2 вующими выходами триггеров памя I» остальных разрядов счетчика.

На фиг. 1 приведена логическая схема распределителя на 32,импульса; на фиг. 2 временная диаграмма работы распределителя.

Распределитель импульсов имеет генератор 1 синхроимпульсов и формиро»атель 2 узких синхроимпульсов, соединенный прямым выходом со счетным входом триггера 8 счета

I0 младшего разряда счетчика, а инверсным выходом со счетным входом триггера 4 памяти младшего разряда счетчика, содержащего и триггеров. Единичный выход триггера 8 подключен ко входу первого расширителя б им-! б,пульсов, соединенного выходом со входами элементов б «И» дешифратора 7, формирующих нечетные импульсы. Един ичный выход триггера 4 через линию 8 задержки соединен со в одом второго. расширителя 9 импульсо», 20 выход которого подключен ко входам элемсптов б «И» дешифратора 7, формирующих четные импульсы. Остальные входы элементов б

«И» дешифратора 7 соединены с соответствующими выходами триггеров памяти осталь25 ных разрядов счетчика.

Сигналы триггеров, памяти в счетчике сдвинуты во времени относительно сигналов

Н триггеров счета в каждом разряде на длительность, равную половине периода данного

30 разряда счетчика (фиг. 2) . Синхропмпульсы

333552

С1Ш триггера 4 памяти младшего разряда счетчика сужены в формирователе 2 узких синхроимпульсов до максимально допустимой величины, а сннхроимпульсы СИ1 триггера, 3 счета младшего разряда счетчика на такое >ке время расширены за счет инвертирования.

Сигналы Н| с единичного выхода триггера 8 счета младшего разряда счетчика расширены на время заданного перекрытия во втором расширителе 9 импульсов, Сигналы В| с ед|инпчного выхода .триггера 4 памяти младшего разряда счетчика расширены на время заданного перекрытия в первом расширителе 5 импульсов и задержаны линией 8 задержки на время, равное длительности синхроимпульсов триггера 4 памяти младшего разряда счетчика.

Предмет изобретения

Распределитель им пульсов, содержащий дешифратор, счетчик импульсов с последовательно включен|ными триггером счета и триго ;г герой памяти в каждом разряде, генератор синхроимпульсов, отличающийся тем, что, с целью повышения надежности, он содержит два расширителя импульсов, линию задержки и формирователь узких синхроимпульсов, который соединен прямым выходом со счетным входом триггера счета младшего разряда счетчика, а инверсным выходом со счетным входом триггера памяти младшего разряда счетчика, единичный выход триггера счета младшего разряда счетчика подключен ко входу первого расширителя импульсов, соединенного выходом со входами элементов «И» дешифратора, формиру|ощнх нечетные им|5 пульсы, а единичный выход триггера памяти младшего разряда счетчика через линию задержки соединен со входо|м второго расширителя импульсов, выход которого подключен ,ко входам элементов «И» дешифратора, формирующих четные импульсы, при этом остальные входы элементов «И» дешифратора соединены с соответствующими выходами триггеров памяти остальных разрядов счетчика.

333552

31т

Фиг Х

Корректор Т. Бабакина

Редактор T. Юрчикова

Заказ 1958 Изд. № 440 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, )К-35, Раушская наб., д. 4/5

Загорская типография

e„

Составитель Н. Степанов

Текред 3. Тарапенко