Патент ссср 333600

 

ОПИСАНИЕ

ИЗОЬРЕт ЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

333600

Союз Е

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 211!1.1967 (№ 1144126/18-24) с присоединением заявки №

Приоритет

Опубликовано 21 III.1972. Бюллетень ¹ 8

Дата опубликования описания 20.IV.1972

М. Кл. С 11с 7/00

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.326.3 (088.8) Автор изобретения

;. ;CQCOOSHÀ

t> !.- .7 .:Ил% тпВ% .йА.;> у" ".",.

> I -.:- ЛКОТРКА

С. А. Петросян

Заявитель

МНОГОПОЗИЦИОННАЯ МАТРИЦА ВЫБОРКИ

Предлагаемое изобретение относится к области автоматики и вычислительной техники и предназначено для программного питания элементов электрической цепи (обмоток реле, обмоток ферритовых матриц ЗУ и т. д.).

Известны матрицы выборки, состоящие из электронных ключей и дешифраторов.

Недостаток известных матриц заключается в том, что они требуют большого количества оборудования.

Предлагаемая матрица отличается тем, что коллектор каждого ключа i-й строки j-ro столбца матрицы через соответствующую нагрузку подключен к эмиттерам ключей, не принадлежащих т -й строке, i-я выходная шина первого дешифратора через диод подключена к шине, объединяющей катоды диодов одной группы, причем аноды четных диодов этой группы подключены к коллекторам триодов i-й строки, а аноды нечетных диодов соединены с первой первичной обмоткой входного трансформатора

"оответствующего ключа i-й строки. i-я выходная шина второго дешифратора через диод подключена к общей шине, объединяющей аноды другой группы диодов, причем катоды четных диодов подключены к эмиттерам триодов

i-й строки, а катоды нечетных диодов подключены ко второй первичной обмотке входного трансформатора каждого ключа i-й строки матрицы. j-я выходная шина третьего дешифратора соединена с другим входом первой первичной обмотки входного трансформатора электронных ключей j-ro столбца матрицы, а

j-я выходная шина четвертого дешифратора

5 соединена со вторым входом второй первичной обмотки входного трансформатора электронных ключей т -го столбца матрицы.

Это позволяет сократить оборудование и повысить надежность работы матрицы.

10 Основными активными элементами многопозиционных матричных схем являются матричные и коммутирующие ключи. Устройство, изображенное на фиг. 1, условимся называть матричным ключом. Схема этого ключа содер15 жит мощный выходной транзистор с набором диодов в эмиттерной цепи и входных диодно. трансформаторных логических схем «И—

ИЛИ». Ни эмиттерный, ни коллекторный выводы транзистора не связаны с землей и поэто20 му такой ключ может включаться между любым источником питания и нагрузкой, Принципиальная особенность этой схемы состоит в том, что ее выходной транзистор в многопозиционных матричных схемах работает в двух

25 схемах включения с чередованием: в схеме с эмиттерной нагрузкой и в схеме с коллекторной нагрузкой. Сказанное иллюстрирует приведенная на фиг. 2 простейшая схема, матричная часть которой содержит четыре ключа

30 ()тп> гтг ггт> Г гг).

3.33600

У21ю У22

У1» У12 / ь (2 — 1) 40

50

Y1l У12

Y21) У22 j

Коммутирование коллекторных и эмиттерных цепей матричных ключей каждой строки в схеме (фиг. 2) осуществляется двумя тиристорными ключами (разумеется не исключается применение транзисторных ключей).

Ы рассматриваемых схемах типа изображеннои на фиг. 2 отпадает необходимость в специальных олоках конденсаторов и индуктивностей для включения проводящих тиристоров.

Обесточивание каждого из тиристоров осуществляется запиранием проводящих транзисторов матричных ключей.

Ь,лючи с обозначением Z1, Л2 условимся называть коммутирующими ключами Z координаты, а ключи с обозначением К1, К2 — коммутирующими ключами К координаты.

Лналогично, условимся называть ключи

У1, У2 управляющими ключами Y координаты, а ключи Х1, X2 — управляющими ключами Х координаты, г1а фиг. 3 и 4 представлены схемы коммутирующих ключей -и-Z координат.

Ы обще&а фчЭЬ каждый коммутирующий ключ K„ yаты состоит из тнристора и набора ди Ц ов в его катодной цепи. Конструктивно схема этого ключа можег рассматриваться как многокатодный тиристор или многоэмиттерный транзистор и-р-и типа, Коммутирующий ключ Л координаты отличается лишь тем, что набор диодов включен в анодную цепь тиристора. Схему этого ключа целесообразно выполнить в виде многоанодного тиристора или многоэмиттерного транзистора р-п-р типа. Построение этих схем в виде многофункциональных приборов приводит к увеличению к.п.д. на нагрузке, поскольку оказываются исключенными из цепи нагрузки падения напряжения на каждом из двух последовательно включенных диодов тиристорных ключей.

Проиллюстрируем принцип работы схемы на фиг. 2. Пусть в начале отперты ключи Zl и К2, поддерживаемые в этом состоянии некоторыми вспомогательными цепочками, В условиях малого падения напряжения на Z1 и К2 ключах (это утверждение больше справедливо для случая, когда коммутирующие ключи выполняются в виде многоанодного и многокатодного приборов) можно считать, что коллектор каждого из ключей Yll, Y12 соединен с отрицательным полюсом источника питания Е, эмиттер каждого из ключей У21 и У22 — с его положительным полюсом (этот полюс на фиг. 2 заземлен).

При отпирании ключей Х> и У< выходной ток первого обеспечивает отпирание ключа У», включенного в рассматриваемый момент по схеме с коллекторной нагрузкой (трансформатор с нагрузкой Я„включен в его коллекторную цепь), а выходной ток второго — отпирание ключа У11, включенного в рассматриваемый момент по схеме с эмиттерной нагрузкой (этот же трансформатор с нагрузкой включен в эмиттерную цепь транзистора ключа Y»).

Все другие нагрузки, обозначенные для простоты через Z2 — Za, остаются обесточенными.

Отпирая в различных сочетаниях ключи У (Yl, У2} и X (Х1, Х2} при проводящем (отпертом) состоянии ключей Z1 и К2, можно выбрать любой из Z1 — Z4 при включении по схеме с коллекторной нагрузкой ключей Y2l и У22 и с эмиттерной нагрузкой ключей У11 и Yl2. При этом нагрузки Л вЂ” Л8 остаются обесточенными.

Рассмотрим второе возможное состояние схемы на фиг. 2.

Пусть на этот раз отперты коммутирующие ключи Z2 и К1, обеспечивающие электропитание коллекторных и эмиттерных цепей ключей

У2ь У22 и У», У12 соответственно.

Если произвести отпирание управляющих ключей Х (Х1, Х2} и Y (Y1, Y2} в различных сочетаниях, то можно выбрать любую из нагрузок Z5 — Z8 при включении по схеме с коллекторной нагрузкой ключей У» и Yl2 и с эмиттерной нагрузкой — ключей У» и У22. Нагрузки Z1 — Z4 остаются обесточенными.

Таким образом, схема включения активного элемента (транзистора) матричного ключа чередуется, а каждый участок схемы (фиг. 2) содержит две матричные сетки, первая из которых построена при включенных ключах У21, У22 по схеме с коллекторной и ключах У», У12 по схеме с эмиттерной нагрузками, а вторая — на тех же ключах с противоположными их включениями.

Условимся в дальнейшем называть каждую из этих схем элементарной матричной сеткой (ЭМС) и изображать в виде таблицы элементов: причем ключами первой строки в формуле (2 — 1) будут те матричные ключи, коллекторные цепи которых используются для образования рассматриваемой ЭМС. В этом случае элементарная матричная сетка построена относительно ключей первой строки (Y21, У22).

Вторая элементарная сетка в схеме на фиг. 2 образована относительно ключей У», У12 и в соответствии с принятым условным изображением имеем:

Основной частью рассматриваемой многопозиционной матрицы является устройство, изображенное на фиг. 5, выполняемое на базе схемы по фиг. 1. Условимся в дальнейшем называть это устройство адресной матрицей, На этой схеме матричные ключи показаны упрощенно, без входных логических схем и других вспомогательных радиодеталей.

Каждый матричный ключ обозначен как элемент матрицы У,; (i =1, 2,... m; j 1, 2,...

n) размером М=т п, где: т=2 — число строк адресной матрицы; n=2 — число столбцов (число ключей в строке).

У11> У12» ° ° ° У1 и

У21> У22 ° ° ° Уг>>

Yml ° Утг» (М) о

Если т=и=2 =2 (l=s), то будем иметь квадратную адресную матои>цу.

Входные нагрузки (позиции) адресной матрицы обозначены четырехугольниками.

В общем виде схему адресной матрицы будем задавать в виде:

333600 сеток, построенных относительно матпичных ключей пеовой строки адресной матрицы;

У11> У12>

5 У21> Угг> ° ° °, Y2n l

У», Утг, ..., Ут

У31 У32 ° ° ° Y3n )

У11, Yl2, ..., У „

Yml Ут 2, ° ° ° Ym» с последующим указанием правил взаимных элементов.

Последовательность взаимных соединений матричных ключей и образование схемы адресной матрицы, топологически эквивалентной четырехмерной сети, осуществляется так. От коллектора каждого ключа У;. ответвляются (М вЂ” n) шин, каждая из которых через нагрузку, подлежащую электропитанию, соединяется с анодом одного из диодов или с эмиттерным выводом (если выходной транзистор матричного ключа с набором диодов выполнен в виде многоэмиттерного транзистора) одного из оставшихся матричных ключей. Так, от коллектора ключа У ответвляются М вЂ” n=9 шин, которые соединяются с эмиттерами ключей

У21> У22> У23

УЗ!> У32> У33

У41> У42> У43

Коллектор ключа У 1 не соединяется с эмиттерами ключей У12 и Ут„которые принадлежат к той же строке, что и ключ У11. Аналогично соединен коллектор любого другого матричного ключа с M — n=12 — 3=9 оставшимися.

Для детального анализа структуры адресной матрицы с большим числом M=m и матричных ключей мы будем пользоваться специальной формой записи участков многопозиционных схем типа на фиг. 2. Выделим ключи двух первых строк таблицы (M) и запишем в виде:

У». Утг, > Утя

У21> У22» ° ° ° У2п )

B соответствии с принятым условным изображением (? — 1) выделенный участок таблицы (M) можно рассматривать как элементарную матричную сетку, построенную относительно матричных ключей первой строки.

Действительно, обратившись к схеме фиг. 2, применительно к которой

У11> У12> У13

У21 > У22> У23, нетрудно установить, что выходными нагрузками этой элементарной матричной сетки является каждая первая тройка, соединенная с эмиттер а ми ключей У21, У22, У23.

Рассмотрим в общем виде следующую последовательность элементарных матричных

Количество однотипных элементаоных матричных сеток, очевидно, равно т — 1.

Применительно к схеме на фиг. 2 имеем.

У11> У12>

Угт> У22

1 11> У!2>

У3 1> У32>

У11> У12>

У41> У42> г0 каждая из которых содержит и- =9 выходов (позиций) .

25 Точно так же относительно матричных ключей любой другой строки строится (m — 1) число элементарных матричных сеток, а поскольку число строк адресной матпицьт равно т, то число всех элементарных матричных се50 ток, из которых состоит алресчая матрица, будет

У = А = m (m — 1) . (2 — 2)

Количество выходов (позиции) адресной матÇ5 рицы определяется как

P = N и = m (m — 1)и = М (M — n). (2 — 3)

Для приведенной на фиг, 2 схемы, которая состоит из четырех строк (т,=4)

N=m(m — 1) =12, количество выходов лля этой схемы

Р = т (m — 1) n2= 12 9 = — 108.

45 Положение каждой нагрузки в схеме по фиг. 5 определяется четыоьмя координатами

У, Х, Z, К.

Две координаты, Z v К. отт теlle,тяют положение данной элементарной матоичной сетки, а

50 две другие — Х и У вЂ” положение выходной нагрузки в ней. В соответствли с этим в поиведенной на фиг. 6 схеме многопозлционной матрицы применяются четыре лешифратооа дшУ, дшХ, дшХ, дшК с соответствуютпими

55 входными региства.ти PrX, РгУ> Р37.. Prg. Ha этой схеме не показаны входные нагрузки. Нумерация входов выполнена только для У».

Из схемы на фиг. 6 видно, что выход кажлого коммутируюшего ключа Z;, соединен с

60 коллекторами и входами трех маттттлчньтх ключей К-й стпоки адресной матоиттьт. Аналогично выход каждого коммугттруютттего ключа

К; (i=2, 3, ... m) координаты К соединен с эмиттерами и входами четыоех матричных

65 ключей той же 1-й строки.

3,33600 (PrZJ = 0000 = Z,) (Pr YJ = 0000 = Y,f (Pre) = 0000 = К,J (PrXJ = 0000 = X,J

В соответствии с кодовыми наборами де.шифраторы дшХ и дшК выбирают коммутирующие ключи ZI и К, первый из которых обеспечивает подключение коллекторных, а второй — эмиттерных цепей матричных ключей одной и той же первой строки адресной матрицы. Подобное состояние схемы (фиг. 6) является запрещенным, поскольку каждая элементарная матричная сетка, как следует из фиг. 5, строится на матричных ключах двух строк.

В связи с этим перед каждым обращением к матричной части схемы (фиг. 6) производится проверка на выполнимость условия:

iP«J ® (РгК) = 0000 (2 — 4) с помощью сумматора по mod 2.

Если поразрядная сумма двух чисел оказывается равной нулю, то вырабатывается импульс «единица», который добавляется к содержимому регистра PrZ, то есть при выполнении формулы (2 — 4), выполняется операция (PrZ) +1.

После этого выбирается элементарная матричная сетка, построенная на

У!1> У12> ° ° ° > Yyn

У21> У22> ° ° ° > Y2n относительно матричных ключей первой строки адресной матрицы.

Третий тактовый импульс блока управления (БУ) отпирает (на основании кодовых наборов, записанных в регистры PrY и PrX) матричные ключи У1< и Y2I, к коллектору первого

Каждая выходная шина j (j=1. 2 ... и) дешифратора д1иУ соединена со входом 1 каждого ключа j-го столбца матрицы. Точно так же каждая выходная шина дешифратора дшХ соединена со входом 2 каждого ключа /-го столбца матрицы.

На фиг. 6 показаны два ключа П1 и П2 с наборами распределительных диодов каждый.

Назначение каждого из них состоит в поддержании соответствующего коммутирующего ключа Z и К координат в проводящем состоянии. Если коммутирующие ключи выполнены на транзисторах, то необходимость в поддерживающих ключах отпадает.

Блоки Ф-. являются формирователями с задержкой, которые обеспечивают запирание ключей Пд и П2 при переходе от одного участка адресной матрицы к другому.

Многопозиционная матрица (фиг. 6), матричная часть которой выполнена по схеме на фиг. 5, работает следующим образом.

Пусть разрядность каждого из регистров

PrY, PrX, PrZ, РтК равна четырем, то есть

l=s, где l — разрядность регистров PrZ u

PrA; s — разрядность регистров PrY u PrX.

Пусть в начальный момент в указанные регистры приняты кодовые наборы: и к эмиттеру второго которых подключена нагрузка, подлежащая электропитанию.

Применительно к схеме на фиг. 5 выбрана нагрузка с обозначением 2>.

Ecm в регистры PrZ и Рт1(передаются новые кодовые наборы, например (PrZ) = 0010 =23 1 (РтК) = ОООО = К1 f

10 то выбирается элементарная матричная сетка, построенная на матричных ключах

Yl i У12> У!3» ° ° ° У!и

У31> У32> Y33» ° ° ° УЗп >

15 а дешифраторы дшУ и дшХ на этот раз отпирают ключи У» и У», к коллектору первого и к эмиттеру второго которых подключена выбираемая нагрузка.

Процесс последовательной дешифрации вы20 ходных нагрузок выбранной элементарной матричной сетк>и происходит в соответствии с последовательным изменением содержимых регистров PrY и РгХ.

Так, при кодовых наборах (PrY)=1111=Y )

fPrX) =ОООО=Х ) дешифруется нагрузка, соединенная с коллектором ключа У 1.

30 Если в регистры РгХ и РгК передаются кодовые наборы, например (PrZ) =0111=Z8 1 (Pre) =0111=К8

35 то выполняется условие (2 — 4) и после второго тактового импульса БУ к содержимому PrZ добавляется «единица», а в результате выбирается элементарная матричная сетка, построенная на ключах

У81> У82» ° ° ° У8д

У91> У92» УЭд f и так далее.

Предмет изобретения

Многопозиционная матрица выборки, состоящая из М=т и электронных ключей (т — количество строк, n — количество ключей в

50 строке) с двумя диодно-трансформаторными схемами «И» на входе каждого из них, управляемых четырьмя дешифраторами, отличающаяся тем, что, с целью сокращения оборудования и повышения надежности, коллектор

55 каждого ключа i-й строки j-го столбца матрицы через соответствующую нагрузку подключен к эмиттерам ключей, не принадлежащих

i-й строке, 1-я выходная шина первого дешифратора через диод подключена к шине, объе60 диняющей катоды одной группы диодов, причем аноды четных диодов этой группы подключены к коллекторам триодов i-й строки, а аноды нечетных д>иодов соединены с первой первичной обмоткой трансформатора схемы

55 «И» соответствующего ключа 1-й строки, i-я

3,33600

Фиг 1

Фиг. 4

Фиг Я выходная шина второго дешифратора через диод подключена к общей шине, объединяющей аноды другой группы диодов, причем катоды четных диодов этой группы подключены к эмиттерам триодов -й строки, а катоды нечетных диодов подключены ко второй первичной обмотке входного трансформатора каждого ключа i-й строки матрицы, j-я выходная шина третьего дешифратора соединена с другим входом первой первичной обмотки трансформатора схемы «И» электронных ключей

1-го столбца матрицы, j-ÿ выходная шина чет5 вертого дешифратора соединена со вторым входом второй первичной обмотки трансформатора схемы «И» электронных ключей /-го столбца матрицы.