Интегральная микросхема

Авторы патента:

Иностранец Вернер Хартманн

Германска Демократическа Республика

Иностранное предпри тие Арбайтсштелле фюр Молекул рэлектроник

Германска Демократическа Республика

H01L27 - Приборы, состоящие из нескольких полупроводниковых или прочих компонентов на твердом теле, сформированных на одной общей подложке или внутри нее (способы и аппаратура, предназначенные для изготовления или обработки таких приборов или их частей, H01L 21/70,H01L 31/00-H01L 49/00; конструктивные элементы и особенности таких приборов H01L 23/00, H01L 29/00-H01L 49/00; блоки, состоящие из нескольких отдельных приборов на твердом теле, H01L 25/00; блоки, состоящие из нескольких электрических приборов, вообще H05K)

339070

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К ПАТЕНТУ

Союз Советских

Социалистических

Республик

Зависимый от патента №

М. Кл. Н Oll 9/00

Заявлено 30.VI.1970 (№ 1456019/26-9)

Приоритет 08Х111.1969, ¹ WP21/141743, ГДР

Опубликовано 15Х.1972. Бюллетень № 16

Комитет по делам изобретений и открытий при Совета Мииистров

СССР

УДК 621.396.6-181.5 (088.8) Дата опубликования описания 16Л 1.1972 скссц р,"„»11 -ТЕХО"- б нбдзтотетта Р;-„, Автор изобретения

Иностранец

Вернер Хартманн (Германская Демократическая Республика) Иностранное предприятие

«Арбайтсштелле фюр Молекулярэлектроник» (Германская Демократическая Республика) Заявитель

ИНТЕГРАЛЬНАЯ МИКРОСХЕМА

Изобретение относится к,полупроводниковой технике и может быть использовано для изготовления интегральных схем различного назначения.

Известны интегральные твердые схемы, выполненные с обеих сторон полупроводниковой пластины, .причем каждая функциональная область с одной .стороны пластины находится между двумя функциональными областями с другой стороны. Это пространственное распределение не соответствует оптимальному выходу годных микросхем.

Целью изобретения является повышение процента выхода годных микросхем.

Для достижения этой цели функциональные области размещены на обеих сторонах пластины друг против друга.

На фиг. 1 показан .пример исполнечия интегральной микросхемы; на фиг. 2 вЂ” возможное распределение годных функциональных областей, обозначенных Л и О на первой и второй сторонах участка пластины; иа фиг. 3 вЂ” сечение по А вЂ” А на фиг. 1.

Подложка 1 интегральной схемы имеет на обеих сторонах эпитаксиальные слои 2 и 8.

Эпитаксиальные слои 2 и 8 покрыты слоями 4 окиси, в которых изготовлены сетки э и 6 для разделения на элементы 7. Каждый элемент 7 пластины содержит функциональную область 8 в эпитаксиальном слое 2 и функциональную

5 область 9 в эпитаксиальном слое 8, Из примера распределения годных (Х, 0) функциональных областей 8, 9, показанного на фиг. 1 и 2, видно, что двустороннее соосное расположение функциональных областей 8 и 9

10 на интегральной твердой схеме значительно увеличивает общее число годных функциональных областей. Для изготовления этой интегральной схемы используются только известные технологические операции. Кроме того, 1> используются обе годные функциональные области одного элемента пластины при монтаже в олин общий корпус.,Предмет изîоретеи ия

Интегральная микросхема, выполнечная на полупро води иковой пластине, отлппп ощпяся тем, что, с целью повышения процента выхода годных микросхем, функциональные области

25 размещены на обеих сторонах пластины друг против друга.

Редактор В. Левятов

Составитель Н. Степанов

Техред А. Камышникова Корректор Е. Миронова

Заказ 1633/14 Изд. № 702 Тираж 446 Подписное

ЦНИИПИ Ксмитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Похожие патенты:

Патент 327884 // 327884

Всесоюзная мшш4?х;-;^'^г-шб'тисг';--"^ // 320862

Всесоюзная 5nai;lht!w->&^-xu.rt.{;as|б'-^ л 1-ю г на // 310597

Управляемый линейный резистор // 299874

Патент 284046 // 284046

Многослойная // 274839

Патент 256091 // 256091

Полупроводниковая твердая схема «не—или» // 248847

Полупроводниковое устройство // 243076

Патент 233103 // 233103

Интегральная схема с двумя типами моп-транзисторов // 2100874

Микрополосковый направленный ответвитель // 2101808

Изобретение относится к технике СВЧ и может быть использовано в радиотехнических устройствах различного назначения в качестве элементной базы тонкопленочных интегральных высокочастотных узлов таких как разделительно-суммирующие устройства, радиочастотные мультиплексеры, фазовращатели, фильтры и другие

Способ прямого нанесения пленочного рисунка // 2103847

Изобретение относится к области технологии микроэлектроники, в частности, к технологии формирования на подложках тонкопленочных рисунков с помощью лазерного луча и к устройствам, позволяющим реализовать такую технологию

Полупроводниковая интегральная схема // 2104601

Способ изготовления моноп-ячейки памяти, ячейка памяти и матричный накопитель на ее основе // 2105383

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Бикмоп-прибор и способ его изготовления // 2106719

Линия передачи // 2108639

Изобретение относится к области электронной техники и микроэлектроники, а именно к линиям передачи

Комплементарная биполярная транзисторная структура интегральной схемы // 2111578

Изобретение относится к микроэлектронике, а более конкретно к разработке комплементарных биполярных транзисторных структур при производстве интегральных схем

Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/ // 2113034

Изобретение относится к MOS полупроводниковому запоминающему устройству, в частности к полупроводниковому устройству, повышающему высокотемпературную стабильность силицида титана, применяемого для изготовления вентильной линии полицида в DRAM (памяти произвольного доступа)

Интегральный логический элемент // 2115998

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС