Программный распределитель импульсов

 

343 26I

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соввтскиз

Социалистикескит

Республик

Зависимое от авт. свидетельства №

Заявлено 26.VI.1969 (№ 1341524/26-9) с присоединением заявки №

Приоритет

Опубликовано 22Х!.1972. Бюллетень № 20

Дата опубликования описания 10.VII I.1972

М. Кл. G 061 1/04

Комитет Il0 делам изобретений и открытий при Совете Министров

СССР

УДК 621.374.32(088.8) Авторы изобретения

С. С. Своеступов, А. К. Олейниченко и Л. В. Максимов

Заявитель

ПРОГРАММНЫЙ РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ

Изобретение относится к области телеметрии и может быть использовано в коммутирующих устройствах вычислительной и измерительной техники.

Известны программные распределители импульсов, содержащие счетчик и подключенные к нему логические ячейки, связанные между собой по пиромидальной схеме.

Однако в известных устройствах длительность выходных импульсов заранее определяется схемой и может быть изменена только способом смены частоты следования входных и м пул ьсо в.

С целью управления длительностью выходных импульсов при постоянной частоте их следования в предлагаемом устройстве логические ячейки выполнены на логических схемах «НЕ», «ИЛИ» н «И», причем каждая из схем «НЕ», включенных на двух входах логической ячейки, подключена своим выходом ко входу «ИЛИ», на другой вход которой подключен выход прямого (обратного) кода соответствующего разряда счетчика, выходы обеих схем «ИЛИ» подключены ко входам двух схем «И», другие входы которых объединены и соединены с выходом одной из схем

«И» логической ячейки предыдущей ступени пирамиды, кроме того, входы каждой логической ячейки объединены другой схемой

«ИЛИ», выход которой подключен к аналогичному входу логической ячейки предыдущей ступени пирамиды, а ко входам логических ячеек, образующих основание пирамиды, подключены выходы блока программ.

На чертеже представлена функциональная блок-схема предлагаемого устройства.

Устройство содержит счетчик 1 на триггерах 1 — 1з, к которому подключены логические ячейки 2 — 4, связанные между собой по

1О пирамидальной схеме и содержащие логические схемы «НЕ» 5 — 9, схемы «И» 10 — 14 и схемы «ИЛИ» 15 — 21 Блок программ, включающий ячейки памяти 22 и подключенный к ним распределитель импульсов 28, соединен

lS непосредственно со схемами логической ячейки 2 (первая ступень пирамидальной схемы) и через схемы «ИЛИ» 1б и 18 — с остальными ступенями пирамидальной схемы.

При возникновении на всех выходах устрой20 ства импульсов одинаковой длительности с ячейки памяти 22 блока программ подан высокий потенциал на схемы «НЕ» 5 и б, схемы

«И» 10 и 11 и схему «ИЛИ» 15 всех ячеек 2 первой ступени, а также на схемы «НЕ» 7 и

25 8 и схему «ИЛИ» 18 всех ячеек 3 второй ступени и на схему «НЕ» 9 и схему «И» 14 ячейки 4 третьей ступени. На логические схемы второй и третьей ступени высокий потенциал подается через соответствующие схемы

Зо «ИЛИ» 1б и 18. В результате действия высо343261

20

З0

45 кого потенциала схемы «И» 10, 11 и 14 по одному из входов этих схем закрыт. На выходе схем «НЕ» 5 — 9 образуется низкий потенциал, который обеспечивает управление работой схем «И» по входам пирамидальной схемы, связанным с соответствующими выходами триггеров 1,— 1>. Схема «И» 14 управляется по входу, связанному с выходами триггера

I>, а схема «И» 12 и 18 управляется одновременно по входу, связанному с выходами триггера 1, через схемы «ИЛИ» 19 и 20 соответственно, и по входу, связанному с выходами триггера 1> через схему «И» 14. Аналогично управляется схема «И» 10 и 11 по входам пирамидальной схемы, соединенным с выходами триггеров 1 — I >.

На выходах схем «И» ячеек 2 первой сгупени возникают импульсы, разделенные во времени и в пространстве и определяемые совпадением высоких потенциалов по всем трем входам, соединенным с выходами триггеров

1 — 13 счетчика 1.

Для изменения длительности импульсов, получаемых на одном или нескольких выходах схем «И» 10 и 11, используется блок программ. При увеличении длительности импульса, возникающего на выходе схемы «И»

11, на схему «НЕ» 5, схему «И» 10 и схему

«ИЛИ» 1б первой ячейки 2 первой ступени подают низкий потенциал, а на схему «НЕ» б, схему «И» 11 и схему «ИЛИ» 16 — высокий потенциал, при этом изменяется работа только в первой ячейки 2 первой ступени. Во всех остальных ячейках работа схемы проходит аналогично описанной выше. В первой ячейке 2 на выходе схемы «И» 10 импульсы не возникают, так как один из ее входов всегда находится под низким потенциалом. На входе схемы «НЕ» 5 образуется высокий потенциал, который действует через схему «ИЛИ» 17 на схему «И» 11 постоянно, независимо от потенциала с выхода триггера Il, Работа схемы

«И» 11 определяется сигналами, поступающими с выхода схемы «И» 12, которая управляется потенциалами с триггеров 1> и 1>. Так как длительность импульсов, поступающих на вход, связанный с триггером 1>, отличается от длительности импульсов, поступающих на вход, связанный с триггером 1, то на выходе схемы «И» 11 возникают импульсы шире, чем импульсы на других выходах устройства. Частота повторения импульсов останется без изменений. Расширение длительности импульсов с выхода схемы «И» ll происходит за счст выключения соседней схемы «И» 10.

Таким образом, задавая определенную программу, можно изменять частоту следования импульсов, отключить те или иные схемы «И», изменять длительность выходных импульсов при постоянной частоте их следования и менять порядок возникновения импульсов по входам.

Предмет изобре гения

Программный распределитель импульсов, содержащий счетчик и подключенные к нему логические ячейки, связанные между собой по пирамидальной схеме, отличающийся тем, что, с целью управления длительностью выходных импульсов при постоянной частоте их следования, логические ячейки выполнены на логических схемах «НЕ», «ИЛИ» и «И», причем каждая из схем «НЕ», включенных на двух входах логической ячейки, подключена своим выходом ко входу схемы «ИЛИ», на другой вход которой подключен выход прямого (обратного) кода соответствующего разряда счетчика, выходы обеих схем «ИЛИ» подключены ко входам двух схем «И», другие входы которых объединены и соединены с выходом одной из схем «И» логической ячейки предыдущей ступени пирамиды, кроме того, входы каждой логической ячейки объединены другой схемой «ИЛИ», выход которой подключен к аналогичному входу логической ячейки предыдущей ступени пирамиды, а ко входам логических ячеек, образующих основание пирамиды, подключены выходы блока программ.

343261

Г

1

1

I !

1

1

Составитель Л. Багян

Техред А. Камышникова

Корректор E. Исакова

Редактор Т, Морозова

Типография, пр. Сапунова, 2

Заказ 3305/8 Изд. № 1035 Тираж 406 Подписи ос

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5