Всесоюзная
О П И С А Н И Е 378037
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистических,Республик
К ПАТЕНТУ
Зависимый от патента Ке
Заявлено 27.XII.1970 (М 1614479/26-9)
Приоритет 29.ХП.1969, Мв 6945219, Франция
Опубликовано 171 т .1973. Бюллетень Ме 18
Дата опубликования описания 29Л 1.1973
М. Кл. Н 04m 3/00
Комитет по делам изобретений и открытий при Совете Министров
СССР
УДК 621 395.6(088.8) Автор изобретения
Иностранец
Жан-Баптист Жакоб (Франция) Иностранные фирмы
«Компани Эндюстрнель дэ Телекоммюниксьон» и
«Сосьете Ланнионез д, Электроник» (Франция) Заявители
СОЕДИНИТЕЛЬНАЯ СЕТЬ С ИМПУЛЬСНЫМ ВРЕМЕННЫМ
РАЗДЕЛЕНИЕМ КАНАЛОВ
Изобретение относится к области техники связи, Известна соединительная сеть с импульсным временным разделением каналов, содержащая управляющее запоминающее устройство, входной, промежуточный и выходной коммутаторы, каждый из которых состоит из входн ых и выходных регистров, Такая сеть имеет недостаточно большую емкость.
В целях увеличения емкости предлагаемая сеть выполнена в виде двух идентичных сетей, в которых промежуточный коммутатор содержит дополнительные входные регистры.
Последние соединены с дополнительным буферным запоминающим блоком, который связан с управляющим запоминающим устройством, имеющий дополнительный сдвоенный элемент на каждое слово, и с выходными регистрами промежуточного коммутатора. При этом каждый выходной регистр входного коммутатора одной сети соединен с соответствующим дополнительным выходным регистром такого же промежуточного коммутатора другой сети.
На фиг. 1 изображена схема временной соединительной сети с тремя каскадами; на фиг. 2 — временная соединительная сеть, ооеспечивающая появление основных составляющих временных коммутаторов.
Трехкаскадная соединительная сеть 1 на 2nс линий состоит из двух сетей 2 и 8 с п линиями каждая. Каждая из сетей 2 и 8 состоит из входного 4, промежуточного 5 и выходного б каскадов.
Входной каскад сети 2 имеет и коммутаторов 7 — 7„; входной каскад сети 8 имеет zz коммутаторов 8 — 8»,.
Промежуточный каскад сети 2 имеет тг основных 9 — 9„и и вспомогательных 10 — 10 коммутаторов. Промежуточный каскад сети 8
10 содержит и основных 11 — 11„и тг вспомогательных 12 12 коммутаторов.
Выходной каскад б сети 2 содержит z коммутаторов 18 — 18„, выходной каскад сети 8
15 содержит и коммутаторов 14 — 14„.
Выходы коммутаторов 7 входного каскада 4 сети 2 соединяются с входами основных коммутаторов 9 — 9„промежуточного каскада 5 указанной сети и с входами вспомогательных
20 коммутаторов 12 — 12„промежуточного каскада сети 8 Выходы коммутаторов 8 — 8„входного каскада сети 8 соединяются с входами коммутаторов 11 — 11„указанной сети, а также с входами вспомогательных коммутаторов
25 10 — 10„промежуточного каскада сети 2.
В общем случае для соединения коммутаторов 7 — 7„и 11 — 11„, 8 — 8„и 11 — 11„, 8—
8„и 10 — 10„следует иметь в виду каждый раз
30 соединительную сеть, образованную из коммуЗ78ОЗ7
5 ю
65 таторов входного каскада 4 и определенных коммутаторов промежуточного каскада 5.
Соединения между коммутаторами промежуточного каскада и коммутаторами выходного каскада 6 не ставят никакой проблемы: выходящие линии сети коммутаторов 9 — 9 и
1l — ll„являются общими с вспомогательными коммутаторами 10 — 10„и 12 — 12 .
На фиг. 1 все коммутаторы являются квадратными, каждый из них имеет и входов и гг выходов. Но изобретение не ограничивается только этим вариантом исполнения и применимо вообще для любой сети, р коммутаторов которой имеют и входящих и m выходящих линий, что требует при..енения т коммутаторов в промежуточных каскадах для р входящих и р выходящих линий. Коммутаторы выходных каскадов в количестве р имеют m входящих и и выходящих линий.
На фиг. 2 в качестве неограниченного примера изображены три временных коммутатора соединительной сети с тремя каскадами.
Если каждый временный коммутатор, такие как, например, коммутатор 15 входно-о каскада, коммутатор 16 пюмежуточного каскада и коммутатор 17 выходного каскада, имеет тридцать две входящие и т идцать две выходящие линии сети, то речь идет о квадратных коммутаторах.
На коммутаторе 15 находятся тридцать два входных регистра IB — 18„-, к которым соответственно подходят входные линии 19> 19з сети; буферное запоминающее устройство 20, состоящее из тридцати двух блоков или элементарных запоминающих устройств, каждое из которых имеет тридцать две кодовые комбинации восьми двоичных элементов (элементарные запоминающие устройства представляют собою кодовые запоминающие устройства и в данном случае можно допустить, что речь идет о кодовых статических запоминающих устройствах); и управляющее запоминающее устройство 21, имеющее как и буферное запоминающее устройство тысячу двадцать четыре кодовые комбинации, но из десяти двоичных элементов, и позволяющее выбирать одну комбинацию из тысячи двадцати четырех. Эти тысяча двадцать четыре кодовые комбинации состоят из тридцати двух блоков тридцати двух кодовых комбинаций, один блок соединен с одним выходным регистром. Управляющие запоминающие устройства могут быть двух типов: либо кодирующие, либо с кругооборотом слов друг за другом.
Кроме того, коммутатор 15 имеет тридцать два выходных регистра 22-,— 22, от которых отходят тридцать две промежуточп e ходящие линии 23 — 28„.> ссеетти ик соответствующим входным регистрам коммутаторов 9,--9, и
11 — 11» промежуточного каскада.
На коммутаторах 16 и 17 находятся элементы, аналогичные элементам коммутатора 15.
Входные регистры 18> — 18» соответственно з",менены основными 24 24з и вспомогательными 25г — 25» регистрами для коммутатора
16 и регистрами 26> — 26з для коммутатора 17.
Буфернсе запоминающее устройство 20 заменено основным 27 и вспомогательным 28 буферными и запоминающими устройствами для промежуточного каскада и буферным запоминающим устройством 29 для выходного каскада и т. д. Т. е. каждый коммутатор любого каскада имеет идентичное устройство.
В каждом коммутаторе промежуточного каскада регистры 25< — 25З, идентичные другим регистрам, соединены с буферным запоминагощим устройством 28, зависягцим как и буферное запоминаюшее устройство 27 от управляющего запоминаю:цего устройства 80, к которому добавляется один дополнительный двоичный элемент 81 на каждую кодовую комбинацию лпоо тысяча двадцать четыре двоичных дополнительных элемента для запоминающего устро ства на тысячу двадцать четыре кодовые комбинации. Каждыи двоичный дополнительный элемент позволяет узнать, к какому буферному запоминающему устройству (27 или 28) относится записанное слово.
Кроме того, от каждого выходного регистра коммутатора входного каскада отходит входящая линия для коммутатора промежуточного каскада сети 8 (фиг. 1); от регистра 22> отходит линия 82 сети, подходящая к первому входному регистру коммутатора 12; от регистра 22:. отходит линия 88 сети, подходящая к тридцать второму входному регистру коммутатора промежуточного каскада 5. Входной регистр 25> промежуточного коммутатора соединяется с линией 84 коммутатора 16, входной регистр 25;> — с первым регистром коммутатора 8.
Принцип установки соединения между входящей линией сети 8 и выходящей линией сети 2 в каскадной временной соединительной сети, изображенной на фиг. 1, является следующим.
Предполагается, что выбор входящей и выходящей линий сети осуществляется с помощью внешних систем в сети, на практике селективных блоков, с помощью которых выбирается и номер временного пути входящей и выходящей линий сети.
Если рассматривать сначала временный коммутатор 15, то для установки соединения между временным путем t, входного регистра
18 и временным путем t; выходного регистра
22, достаточно записать в кодовой комбинации десять элементов 31 управляющего запоминающего устройства 21, соединенного с временным путем 1; выходного регистра 22ь адрес кодовой комбинации буферного запоминающего устройства 20, соединенного с временным путем 1; входного регистра 18ь Действительно, к каждому входному регистру коммутатора присоединяется тридцать две кодовые комбинации буферного запоминающего устройства, соответствующего тридцати двум временным путям, а к каждому выходному реги378О37
1! б7 1 г(1
1
1 п2 стру относятся тридцать две кодовые комбинации управляющего запомина:-ощего устройства. Таким образом, адрес, записанный в управляющем запоминающем устройстве, позволяет прочитать в буферном запоминающем устройстве информацию, посылаемую на вход, и передать ее в выходной регистр и таким образом установить временное соединение.
Если рассматривать трехкаскадную соединительную сеть, .показанную на фиг. 1, соединение между временным входным путем сети
8 и временным выходным путем сети 2 устанавливается с помощью трех связей: одна связь в коммутаторе входного каскада, одна связь в коммутаторе промежуточного каскада и одна связь в коммутаторе выходного каскада. Отсюда, очевидно, следует, что выход коммутатора входного каскада соответствует входу коммутатора промежуточного каскада, выход которого должен соответствовать входу коммутатор", выход:.nãо каскада.
П р едм ет изобретения
Соединительная сеть с импульсным временным разделением каналов, содержащая управ5 ляющее запоминающее устройство, входной, промежуточный и выходной коммутаторы, каждый из которых состоит из входных и выходных регистров, отличающаяся тем, что, с целью увеличения емкости сети, она выполне10 на в виде двух идентичных сетей, в которых каждый промежуточный коммутатор содержйт дополнительные входные регистры, соединенные с дополнительным буферным запоминающим блоком, который связан с управляющим
15 запоминающим устройством. имеющим дополнительный сдвоенный элемент на каждое слово, и с выходными регистрами промежуточного коммутатора, при этом каждый выходной регистр входного коммутатора одной сети сое20 динен с соответствующим дополнительным выходным регистром такого же промежуточного коммутатора другой сети. 378037
Составитель А. Горбачев
Техред T. Курилко
Редактор Т, Юрчикова
Корректор Н, Аук
Типография, пр. Сапунова, 2
Заказ 1748/19 Изд. № 1437 Тираж 678 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Ж-35, Раушская наб., д. 4/5
