Устройство дискретной фазовой синхронизации

 

1 g, (:;,;:.

О П Й 1! А Н Й Е! 391750 союз Советских

Социалистических

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от BBT. свидетельства №

Заявлено 12.1.1972 (№ 1739229 26-9) с присоединением заявки №

Приоритет

Опубликовано 25Х11.1973. Бюллетень № 31

Дата опубликования описания 6.Х11.1973

М. Кл. Н 041 7„ 04

Государственный комитет

Совета Министров СССР па делам изобретений и открытий

УДК 621.394.662(088,8) Авторы изобретения

Ю. А. Алексеев, В. И. Курбатов и И. В. Мягков

Центральный научно-исследовательский институт связи

Заявитель

УСТРОЙСТВО ДИСКРЕТНОЙ ФАЗОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится .К электросвязи и может быть использовано как устройство выделения тактовой частоты из при нимаемого сигнала.

Известны устройства дискретной фазовой синхронизации, содержащие стабилизированный по частоте неупра вляемый генератор, частота которого посредством делителя уменьшается в и раз так, что частота сигнала (F) на его,выходе равняется скорости манипуляции входного сигнала. Фаза выходного сигнала изменяется дискретными шага1 ми Лт = путем добавления или исклюF u чения импульсов в импульсной последовательности на выходе опорного генератора, подаваемой на вход делителя частоты, в соответствии со знаком расстройки выходного сигнала относительно входного.

Известные устройства имеют низкую точность фазировапия при высокой скорости манипуляции входного сигнала.

Цель изобретения — повысить точность фазирования при высокой скорости матпипуляции входного сигнала.

Для этого выход схемы исключения импульсов коррекции подключен ко входу схемы добавления импульсов коррекции через дополнительно возведенный делитель частоты на два, второй выход которого подключен к третьему входу входного узла.

Блок-схема описываемого устройства дана на чертеже, где приняты следующие обозначения: 1 — опорный генератор; 2 — схема исключения импульсов коррекции (схема

«НЕТ»); 8 — делитель на два; 4 — схема добавления имвульсов коррекции (схема «И»);

5 — дели тель частоты на т; 6 — фазовый дискриминатор (схема «И»); 7 — входной узел;

8 — источник входного сигнала.

Сигнал опорного генератора 1, имеющий форму меандра, пройдя схему 2 исключения импульсов коррекции, делитель 8 на два и

15 схему 4 добавления импульсов коррекции, подается на делитель 5 частоты c «оэффициентом деления m. Во входном уз- ле 7 осуществляется логическое дифференцирование двоичных символов входного

20 сигнала, т. е. формируются импульсы коррекции, соответствующие фронтам входного сигнала, привязанные по фазе к тактовым позициям пьппульсов опорного генератора.

Каждый импульс коррекции, попадая на схе25 му 2 исключения импульсов коррекции (непосредственно или через узел усреднения), запрещает один из импульсов опорного генератора. Связь делителя 8 с входным узлом ооеспечивает синхронизацию состояния триггер»

30 делителя 8, соответствующие исключенные им391750

Предмет изобретения

Составитель 3. Рапопорт

Техред T. Миронова

Редактор Т. Иванова

Корректоры М. Лейзерман и Е. Михеева

Заказ 3120/13 Изд. № 833 Тираж 678

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4/5

Подписное

Типография, пр. Сапунова, 2 пульсы на его входе всегда имеют одинаковую полярность. Импульсы коррекции с выхода узла 7 поступают на второй вход фазового дискриминатора б. Если входной сипнал опережает по фазе выходной, то на выходе фазового дискриминатора б появляется импульс коррекции на доба вление, который записывается в импульсную последовательность на выходе делителя 8 в схеме 4 добавления.

Предлагаемая схема имеет два канала управления, разделенных делителем на два.

Устройство диокретной фазовой синхронизации, содержащее QIIoplHbIII генератор, первый выход которого подключен к одному пз входов схемы исключения импульсов коррекции, к другому входу которой подключен первый выход входного узла, к одному .из входов последнего подключен второй выход опорното генератора, а второй выход входного узла подключен к первому входу схемы добавления импулысов коррекции через фазовый дискриминатор, к другому входу последнего подключен делитель частоты на т, соединенный со схемой добавления импульсов коррекции, при этом ко .второму входу входного узла

10 подключен источник входного сигнала, отличаюи ееся тем, что, с целью повышения точности фазирования при высокой скорости манипуляции входного сигнала,,выход схемы исключения импульсов коррекции подключен

15 ко входу схемы добавления импульсов коррекции через дополнительно введенный делитель частоты на два, второй выход которого подключен к третьему входу входного узла.