Электронный дискретный вычитатель

 

ОП И САН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

393707

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

М. Кл. G 01t 7/00

Заявлено 17.Ч11.1970 (№ 1463313, 26-25) с,присоединением заявки №

Приоритет

Опубликовано 10.VIII.1973. Бюллетень № 33

Дата опубликования описания 3.1.1974

Гасударственный комитет

Совета Министров СССР па делам иеоаретений и открытий

УДК 621.384.2 (088.8) Авторы изобретения

А. Ф. Герцовский, А. Н. Климов и В. А. Орехов

Заявитель

ЭЛЕКТРОННЫЙ ДИСКРЕТНЫЙ ВЫЧИТАТЕЛЪ

Р=1 — e 1+

Изобретение относится к приборам ядерной радиоэлектроники.

Известно устройство для вычитания одной статистической последовательности электрических импульсов из другой, пропускающее на выход разностную последовательность электрических им пульсов.

Известное электронное вычитающее устройство содержит формирователи импульсов, счетчик, пороговый элемент (компаратор) и ключ.

Основньгми недоставками известного устройства являются, значительная погрешность вычитания, обусловленная обоями в работе из-за сов падений во времени импульсов последовательностей уменьшаемого и вычитаемого, определяемая временными, параметрами импульсов и частотой их сЛедования, низкая частота работы устройства, его загрузка, при которой погрешность не,превышает заданной, сложность выполнения формирователей, которые должны быть выполнены с учетом требований к формированию,параметров им пульсов временных амплитудных, энергетических и т. п. и сложность электрической схемы.

Цель изобретения — увеличить точность и повысить быстродействие.

Поставленная цель .достигается тем, что устройство содержит дополнительный счетчик вычитаемого, вход, которого соединен с выходом формирователя вычитаемого, а выходы

;кода числа счетчика вычитаемого поразрядно с выходами кода числа счетчика уменьшае5 мого соединены с входами логических схем

«И», выходы которых через логическую cveму «ИЛИ» соединены с управляющим входом ключа, выход ключа соединен со входами сброса счетчиков.

Схема выполнения электронного дискретного вычитателя позволяет упростить формирователи, у:которых остается только требование к формированию параметра фронта им15 пульса, повысить быстродействие устройства до величины .загрузки

1 1 тЗ— п

20 (где t„— период следования сформированных импульсов, t„— разрешаемое время счетчиков) и уменьшить погрешность вычитания, обусловленную совпадениями во времени импульсов уменьшаемого и вычитаемого. В

25,предложении Пуассоновского распределения им пульсов вероятность сбоев из-за указанных .причин уменьшается до величины

1ф

393707

Составитель 3. Челнокова

Текред Т. Курилко Корректор Л. Новожилова

Редактор В. Фельдман

Заказ 3454/16 Изд. М 892 Тираж 755 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 где ty — длительность фронта сформированного импульса. В прототипе данная вероятность была равна где Ги — длительность сформированных импульсов.

На чертеже, представлена блок-схема устройства.

Устройство состоит из формирователя 1 умень шаемого, формирователя 2 вычитаемого, выходы которых подсоединены соответственно ко входам счетчика 8 уменьшаемого и счетчика 4 вычитаемого.

Выходы кода числа счетчика 8 и выходы кода числа счетчика 4 поразрядно с разноименных, плеч триггеров счетчиков соединены с соответствующими входами ком паратора, состоящего из логических схем Б типа «И» и логической схвмы б типа «ИЛИ», выход которого соединен с управляющим входом |ключа

7. Выход ключа 7 соединен со входами сброса счетчиков 8 и 4.

Устройство работает следующим образом.

Импульсы с выходов формирователей 1 и

2 уменьшаемого и вычитаемого постулают на входы соответствующих счетчиков 8 и 4 одноименных формирователям, и сосчитываются ими. С записью каждого импульса в соответствующий счетчик производится динамическое сравнение кодов чисел хранящихся в счетчиках 8 и 4 и, в случае превышения кода числа вычитаемого над кодом числа уменьшаемаго компаратор выдает сигнал за прета на управляющий вход ключа 7, и на выходе

:ключа 7 импульсы разностной последовательности отсутствуют.

При равенстве кодов чисел в счетчиках 8 и 4 ком паратор разрешает прохождение им,пульсов через ключ 7. Состояние в счетчиках

8 и 4, при котором код уменьшаемого превышает код вычитаемого, невоз можно.

15 Предмет изобретения

Электронный дискретный вычитатель, содержащий формирователи уменьшаемого и вычитаемого, счетчик с выходом кода числа, 2р компаратор, вы полненный на логических элементах «И» и ключ, отличающийся тем, что, с целью увеличения точности и повышения быстродействия, он содержит дополнительный счетчик вычитаемого, вход которого соединен с выходом:формирователя вычитаемого, а выходы кода числа счетчика вычитаемого;поразрядно с выходами кода числа счетчика уменьшаемого соединены с входами логических схем «И», выходы которых через логиЗр ческую схему «ИЛИ» соединены с управляющим входом ключа, выход:ключа соединен со входами сброса счетчиков,