Цифровая следящая система

 

Союз Советских

Социалистических

Республик

407277

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СЕИДЕтилЬСтвь

Зависимое от авт. свидетельства ¹â€”

Заявлено 11.Х.1971 (№ 1704116/18-24) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 21.Х1.1973. Бюллетень № 46

Дата опубликования опис- ния 12.V111.1974

М.Кл. G 05Ь 11/26

Государственный комитет

Совета Министров СССР оо делам изобретений и открытий

УДК 621.316.7(088.8) Авторы изобретения

Б. П, Каледин и В. С. Покровский

Заявитель

ЦИФРОВАЯ СЛЕДЯЩАЯ СИСТЕМА

Настоящее изобретение относится к области автоматического регулирования и контроля и может быть использовано, напри мер, в устройствах а втоматичеi"êîãî управления угловым .полохкением гироприооров, рулевых органов и антенн летательных аппаратов и судов.

Известны цифровые следящие системы, содержащие последовательно соединенные цифровую вычислительную машину и регистрсчетчик, выход которото соединен с первым входом сравнивающего устройства, второй вход которого через, последовательно соединенные формирователь фазовых импульсов и фазовращатель подключен к выходу объекта репулирования, первый и второй выходы сравнивающего устройства,подключены к соответствующим входам преооразователя «код— напряжение», выход которого через последовательно со"диненные усилитель и исполнительный орган подключен ко входу объекта регулирования, и последоват "льно соединенные генератор тактовых импульсов и преооразователь «временной интервал — код».

Однако известные системы сложны и требуют значительных затрат времени для преобразования сигналов и вычисления рассогласования, что вносит запаздывание в передачу информации в системе, ухудшает ее динамические свойства, 2

С целью упрощения системы н повышения ее быстродействия система содержит триггер, схему «И» и формирс ватель импульсов начальной установки, вход которого подключен к обмотке возбуждения фазовращателя, выход формирователя им пульсов начальной установки соединен с первым входом триггера, с другим входом преобразователя «временной интервал--код» и с третьим входом сравни1р вающего устройства, третий н четвертый выходы которого соединены соответственно с третьим и четвертым входами преобразователя «временной интервал — код», выходы которого подключены к соответствующигм входам преобразователя «код — напряжение», второй вход триггера подключен к выходу регистрасчетчика, другой вход которого соединен с выходом схемы «И», входы которой подключены к выходам соответственно триггера н генератора тактовых импульсов; сравнивающее устройство соде ржит четыре схемы «И», два триггера и схему «ИЛИ», первый и второй входы которой соединены соответственно с первымп и вторыми входами первого триггео5 ра и сравнивающего устройства, выход схемы

«ИЛИ»:соединен с первыми входами первой и второй схем «И», второй вход первой схемы

«И» подключен к первому выходу второго триггера, второй выход которого соединен со

Зр вторым входом второй схемы «И» и с треть407277 им выходом сравнивающего устройства, с четвертым выходом которого соединен выход второй схемы «И», выход первой схемы «И» подключен к.первым входам третьей и четвертой схем «И» и второго триггера, второй вход которого соединен с третьим входом сравнивающего устройства, первый и второй выходы первого триггера соединены со вторыми входа:ан соответственно третьей и четвертой схем

«И», выходы которых подключены соответственно к первому и второму выходам сравниваюгц= .о устройства, а преобразователь «временной интервал — код» содержит схем

«ИЛИ», последовательно соединенные ячейки пересчетной схемы и схемы «И», тры входа первой из которых с зединены соответственно с первым и третьим входамы преооразователя

«временной интервал- — код» и с первым выходом последней яче1 ки пер есчетпой схемы, другой в од которой подключен к первому в..сод. схемы «ИЛИ» и к другому выду преобразователя «временной интервал — код», выход первой схемы «И» со",динен с первым входом первой ячейки;переочетной схемы, выход схемы «ИЛИ» подключен к другим входам всех, крол последней, ячеек пересчетной схемы, другой вход схемы «ИЛИ» соединен с выходоьм предпоследней ячейки пересчетпой схемы, второй выход последней ячейки пересчетной схемы и выходы остальных ячеек пересчетной схемы соединены с первым "> входами соответствующих схем «И», вторые входы которых подключены к четвертому входу преооразователя «временной интервал — код», а вь|ходы — к его соответству|ощым выходам.

На чертеже приведена блок — схема предлагаемой системы, содер>кащей: преобразователь «код — напряжение» 1, усилитель 2, исполнительный орган 3, объект регулирования

4, фазовращатель 5, формирователь иипульсов начальной установки б, формирователь фазовых импульсов 7, сравнивающее устройство 8, содержащее схему «ИЛИ» 9, триггеры

10, 11 и схемы «И» 12, 13, 14 и 15, преобразователь «временной интервал — код» 16, содер;кащий схему «ИЛИ» 17, ячейки пере-. четной схемы 18, 19 и 20 и схемы «И» 21, 22, 23 и 24, триггер 25, генератор тактовых импульсов 26, регистр-счетчик 27, цифровтю вычислительную машину (ЦБМ) 28, схему «И» 29 и вход системы 30.

Работает система следующим образом, Чс "ез вход системы 30 на оомотку возбуждения фазовращателя 5 и на вход формирователя 6 псступает,оинусоидальное напряжение.

Формирователь 6 вырабатывает узкие,импульсы нача",üíîé установки в моменты перехода через ноль этого на пряжения. Имначальнои установки с выхода форъ.: ноовател. -1 6 пост ;пают на оонуля ющие входы пче="к 18, 19, 20 пересчетной схемы преоораззвателя 16, пг входы триггеров 11 и 25 н уста- авлывают их в исходное состоя, Выходной сигнал триггера 11 при этом поступает на вход схемы «И» 14, а па входах схем

I (J

Л

> 1 Э Г)

3J

50 > >

4

«И» 15,и 24 сигнал этого триггера отсутствует и схема 24 не пропускает тактовые импульсы генератора 26 на вход пересчетной схемы преобразователя 16. Преооразователь 16 находится в исходном состоянии.

Выходной сигнал триггера 25 поступает на вход схемы «И» 29, которая начинает пропускать импульсы генератора 26 на вход регистра-:счетчика 27, в котором записан обратный код задающего сигнала > из ЦВМ. Импуль" конца заполнения регистра-счетчика является фазовым импульсом за дающего сигнала >, а интервал времени Л4 между импульсом начальной установки и импульсом конца заполнения регистра-счетчика 27 пропорционален величине задающего сигнала ч .

Фазовый импульс сигнала Ч с выхода репи=тра-сч.тчитса 27 псступает на второй .вход триггера 25, чстанавлпвает его в состояние, при котором его выходной сигнал на входе схемы 29 отсутстгует и импульсы генератора

26 не проходят на вход регистра-счетчика 27.

Этот же импульс поступает на входы триггера 10 и схемы «ИЛИ» 9 сравниваю цего устрой тва 8, на вторые входы которых через интервал времени Л1 после импульса начальной установки, поступает фазовый импульс с формирователя фазовы с импульсов 7, вырабатывающего узкие импульсы в моменты перехода через ноль выходного сппусоидального напряжения фазовращателя 5, поступающего на его вход.

Прп >)ср п Ai>) i> фазовыи импульс сигнала у будет опереисающим, и фазовый импулыс сигнала $ — отстающим друг относительно друга. Onoðåæàþùné фазовый импульс сигнала ср обратной связи устанавливает триггер 10 в состояние, при котором его выходной сигнал поступает на вход схемы 12 и отсутствует на входе схемы 13. С выхода схемы 9 этот опережающий импульс поступает на входы схем 14 и 15 и совпадает с сигналом триггера 11 на входах схемы 14, Схема

14 формирует импульс, который, поступая на входы схем 12 и 13, совпадает с сигналом триггера 10 на входах схемы 12. Схема 12 формирует импульс знака врем= ííîãî интервала рассогласования между фазовыми импульсами при 1 >) р, Одновременно импульс с выхода схемы 14 по" тупает на вход триггера

11 и устанавливает его в состояние, при котором его выходной сигнал поступает на Входы схем 15 п 21 и отсутствует на входе схе,мы 14. Через схему 24 на,вход пересчетной схемы преобразователя 16 начинают поступать импульсы генератора 26, образуя на ироме>куточпых выходах tnåðåñ÷åòíoé схемы двоичпо-кодовую комбинац:"по сигналов.

Через время т=Л(1 — Л(, пропорциональное разности между задающим сигналом g u сигналом ооратной связи, с выхода регистра-счетчика 27 через схему 9 на входы схем

14 и 15 поступает фазовый импульс за дающего сигнала g и ссвпадает с сигналом триггера 11 па входе схемы 15. Схема 15 при этом

407277

5 формирует импульс, который поступает на входы схем 21, 22, 28, на выходах которых оудет сформирован код сигнала рассогласования системы в соответствии с состоянием ячее1: пересчетной .схемы.

Описанный цикл работы элементов системы повторяется с частотой следования импульсов начальной установки, равной частоте опорного напряжения фазовращателя 5.

При ф(ср, Л4(М работа системы аналогична о писанной с той лишь разницей, что имH)_#_ibc знака pacco THcoHHHHH cHcTc ibi будет сформирован не на схеме 12, а на схеме 18.

1 °

Как известно,,в системах автоматического рсгулирования диапазон пропорциональной завт1симости сигнала управления от разности задающего сигнала и сигнала обратной связи ограничивается некоторой величиной С, В данной системе такое ограничен:Ie обеспечивается включением схемы «ИЛИ» 17 между выходом предпослодней ячейки 19 пересчетной схемы преобразователя 16 и оонуляю1цими входами ячеек 19, 20 этой схемы и введением соединения между «нулевым» выходом ячейки 18 пересчетной схемы и одним из входов схемы 24. Причем заданное значение:величины С определяется включением соответствующего количества ячеек пересчетной схемы.

Так, прп (ф — сл) (С кслпчество ячеек пересчетной схемы долж11о быть таким, гтобы в течение интервалa Времени c; kf —. 1., происходило заполнение cooTDOTcTBvIolliего количества ячеек перссчстной chic«ILI, исключая заполнения ее последней ячейки.

При,ф — с„" о- С в течение интервала гремени т =,Л(1 — Л4 произойдет з".,ïîëíåíèå и последней ячейки 18. Импульс с выхода предпоследней ячейки 19 через схему 17 поступает на обнуляющие входы ячеек 19, 20 пересчетной схемы, устанавливает их в «нулевое», а ячейку 18 — в «единичное» состояние.

При этом выходнои сигнал ячеикн 18 поступает на один из входов схемы 24, который прекратит пропускание импульсов с генератора 26 на вход пересчетной схемы. Такое состояние преобразователя 16 будет сохраняться до момента по"туплепня фазового стоп-им пульса боль111ей пз сравн11ваемых 307II IIIH на входы схем 21, 22, 28, с прп.;.одом которого произойдет считывание кода па схеме 21..

Код рассогласования поступает в преобразователь «код — í".HðÿæåilHå», с выхода которото сигнал управления в форме постоянного или переменного напряжения соответственно полярности фазы, определяемой знаком временного интервала рассогласования системы, посту|пает через усилитель 2 на исполнительный орган 8, приводящий объект 4 регулирования в положение, при котором сигнал фазовращателя 5 будет равен задшощему сигналу

ЦВМ. При этом .фазовые импульсы задающего сигнала и сигнала обратной связи будут совпадать во врвмепи, а временной интервал разности Т, код рассогласования и напряже6 ние управления исполнительным органом будут равны нулю. Система находится в согласованном состоянии.

Предмет изобретения

1. Ц ифровая следящая система, содержащая последовательно соединенные цифровую вычислительную машину и регистр-,счетчик, выход которого соединен с первым входом сравнивающего устройства, второй вход которого через последовательно соединенные формирователь фазовых импульсов и фазовращатель подключен к выходу ооъекта регулирования, первый и второй выходы сравнивающего устройства подключены к соответствующим входам преобразователя «код — напряткение», выход которого через последовательно соединенные усилитель и псполнитель11ый орган подключен ко входу объекта регулирования, н последовательно соединенные генератор тактовых импульсов и преобразователь «временной интервал — код», отличающаяся тем, л-. что, с целью упрощения системы и повышения ее быстродействия, она содержит триггер, схсму «И» и формирователь импульсов начальной установки, вход которого подключен к 00мотке возбуждения фазовращателя, выход

30 формирователя импульсов начальной установки соединен с первым входом триггера, с другим входом преобразователя «временной 1111тервал —,код» и с третьим входом сравнивающего устройства, третий и четвертый выходы з,: которого соединены соответстве1шо с третьим и четвертым входами преобразователя «временной интервал — код», выходы которого подключены к соответствующим входам преобразователя «код †напряжен», второй вход

10 триггера подключен к выходу регистра-счетчика, другой вход которого соединен с выходом схемы «И», входы которой подключены к выходам соответственно триггера и генератора тактовых импульсов.

1ь 2. Система по л. 1, отличающаяся тем, что сравнивающее устройство содержит четыре схемы «И», два триггера и схему «ИЛИ», пер вый и второй входы которой соединены соответственно с первыми и вторыми входами пер;;0 восо триггера п,сравнивающего устройства, выход схемы «ИЛИ» соединен с первыми входами первой п второй схем «И», второй вход .первой схемы «И»,подключен к первому выходу второго триггера, второй выход которого

55 соединен со вторым входом второй схемы «И» и с третьим выходом сравнивающего устройства, с четвертым выходом которого соединен выход второй схемы «И», выход первой схемы «И» подключен к первым входам третьей

00 и чегвертой схем «И» и второго триггера, второй вход которого соединен с третьим входом сравнивающего устройства, первый и второй выходы первого триггера соедичены со вторыми .входами соответственно третьей и четвер0ь той схем «И», выходы которых подключены

407277

Составитель В, Лукашин

Текред Е. Борисова

Корректор Т. Хворова

Редактор Л. Цветкова

Заказ 1285,Изд. Л"в 1063 Тиракк 768 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по деваги изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Загорская типография 7 соответственно к первому и второму выходам сравниваю щего устройства.

3, Устройство по п. 1 и 2, отличающееся тем, что преобразователь «временной интервал — код» содержит схему «ИЛИ», последовательно соединенные ячейки пересчетной схемы и схемы «И», три входа первой из которых соединены соответственно с первым и третьим входами преооразователя «временной интервал — код» и с первым выходом последней ячейки пересчетной схемы, другой вход которой подключен к первому входу схемы

«ИЛИ» и к другому входу преобразователя

«временной интервал — корд», выход первой

8 схемы «И» соединен с первым входом первой ячейки пересчетной схемы, выход схемы

«ИЛИ» подключен к други м входам всех, кроме последней, ячеек пересчетной схемы, другой вход схемы «ИЛИ» соединен с выходом пред последней ячейки пересчетной схемы, второй выход, последней ячейки лересчетной схемы и выходы остальных ячеек пересчетной схемы соединены с первыми входам и соответ10 ствующих схем «И», вторые входы которых подключены к чет|вертому входу преобразователя <свременной интервал †к», а выходы— к его соответствующим выхода м.