Патент ссср 413442
юатО П И C — А-- Н-И-Е-
ИЗОБРЕТЕ Н ЙЯ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства М
Заявлено 30Х.1972 (№ 1790791/18-2-1) с присоединением заявки №
Приоритет
Опубликовано 30.1.1974. Бюллетень ¹ 4
Дата опубликования описания 04Л I.1974
М. Кл. G 01г 31/28
G 061 11/00
Гасударственный квинтет
Севвта Инннстрсв СССР
II0 делам нзабретеннй н атнрытнй
УДК 681.3-19(088.8) Авторы изобретения
И. В. Лябин и В. П. Козлов
Заявитель
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ
СХЕМ
Изобретение относится к области контрол1.— но-измерительной техники и может бы" ü применено для функционального кснтроля ililтегральных логических схем типа «И вЂ” HE» либо «ИЛИ вЂ” IE».
Известно устройство для автоматического нахождения непрерывности типа «обрыв» илн
«короткое замыкание» в интегральных логических схемах, содержащее генератор тактовых логических уровней, схемы сравнения, генератор стробирующих импульсов, схему совпадения, инвертор, индикатор, схему анализа коротких замыканий и контролируемую схему.
Предлагаемое устройство отличается от известного тем, что в него введены последовательно соединенные инвертор, схема совпадения и генератор тактовых логических уровней, подключенный к генератору стробирующих импульсов, схеме сравнения, схеме aiiaлиза коротких замыканий и входу инверторя, выход которого соединен с входом схемы совпадения, а другой вход схемы совпадения-с генератором стробирующих импульсов.
Такое устройство для функционального контроля интегральных схем автоматически формирует необходимое количество входных логических комбинаций для обнаружения обрывов и коротких замыканий на входе и выходе контролируемой интегральной схемы.
Это достпгяс1 ся, во-11 .",;Вы :. созд illllcм Гсiicратора, формирующего и+1 последов",ò-.cilüностей сдвинутых логических уровней, где ii вhlходов генератора используются для зядя5 ния логических комбинаций и;- и входов контролируемой интегральной схемы, а в качестве истинного логического уровня выхода интегральной схемы берется и+1-й выход генератора, во-вторых, созданием схемы совпя10 дения, на один в: од которой поступает ннвертирoBапный импульс гг+1-го выходя генератора, а Ila второи — стробпрующпй импульс, позволяющий автоматически формировать необходимое коли.ecliâî входных комбинацш"
15 логических уровней дтя обнаружения обрывов и коротких замыканий ня входе н выходе контролируемых шпегральных схем.
На фпг. 1 представлена схема устройства: на фиг. 2 — цпклограммя работы устройства.
20 Устройство содержит генератор 1 стробнруlощих Irbill) лисов, на выходе которОГО 00разуются трп сдвинутых импульса, генератор 2 тактовых логически., уровней, формирующий гг+1 последовательность сдвгшутьь
25 логических уровней, схему 3 совпадения для формирования неОбхОlrr31010 количества тактовых логических уровней, ннвертор 4, схему 5 д.".я cpanr .crrl:я истинного лоГическоГО УРОВ .. Я и гыходнОГО У130ВНЯ 1 .oil
30 тролируемой схемы при дя ; Ой входной ком413442
Логический уровень
Комбинации
Вх. 3 ) Выход
Вх. 2
Вх. 1
2
4
6
О
1
0
О
О
О
1
О
О
О
55 бинации логических уровней, схему 6 индикации, контролируемую схему 7, схему 8 анализа коротких замыканий входов и1пегральной схемы, кнопку 9 «Пуск».
Составим таблицу ис1инности всех возможных комбинаций ло:ических уровней, например, для трехвходовой схемы «И — НЕ» либо
«ИЛИ вЂ” IE».
Из таблицы видно, что необходимое количество комбинаций входных логических уровней для обнаружения обрывов и коротких замыканий на входе и выходе равно первым четырем, оставшиеся четыре комбинации никакой новой информации не несут. AI- алогично можно показать, что для четырехвхсдсвой схемы «И — НЕ» либо «ИЛИ вЂ” НЕ» необходимо пять входных комбинаций и в общем случае, если контролируемая интегральная схема имеет и входов, го она требует для своего контроля и+1 логическую комбинацию уровней напряжения.
Поясним работу устройства контроля на примере контроля двухвходовой схемы
«И — I-! Е».
При нажатии кнопки 9 генератор 2 и схема 5 сравнения устанавливаются в исходное положение, а генератор 1 запускается.
На выходе генератора 1 формируются сдвинутые импульсы Ul, U, U> (см. фиг. 2), частота которых выбираетсч порядка 1 мгц или выше.
Под действием первого импульса Ul генератор 2 формирует первую ко ябинацию входных логических уровней (О; 1), поступаюп1их на вход ин1егральной схемы 7. На выходе интегральной схемы при данной в годной ксз1бинации образуется единичный уровень, попадающий па вход схемы 5. На второй вход схемы 5 подается истинный логический уровень с третьего выхода генератора 2, в нашем случае единичный.
При использовании и-входсвой логической схемы «И — IE» либо «ИЛИ вЂ” IE» в качест5
35 ве истинного логического уровня необходимо брать (и+1)-й выход генератора 2 (см. фиг. 2).
При совпадении истиннсго уровня с выходным уровне. н схемы 7 схема 5 выдает сигнал годности в схему 6 в момент присутствия строб-импульса U . Строб-импульс U2 приходит на схему 5 в тот момент, когда заканчиваются переходные процессы в интегральной схеме 7.
С приходом второго строб-импульса U, генератор 2 формирует следующую комбинацию уровней (1; 0). Анализ годности схемы 7 происходит аналогично описанному, и с приходом третьего импульса Ul на выходе генератора 2 формируется последняя комбинация (1; 1) после сравнения на схеме 5 в момент U2. Схема 6 индикации так же показывает годность схемы 7. Кроме того, с формированием последней необходимой комбинации входных уровней на вход схемы 3 совпадения через инвертор поступает истинный логический уровень, и при приходе на второй вход схемы 3 строб-импульса Уа на выходе этой схемы появляется сигнал, запрещающий дальнейшее формирование входных комбинаций. Для повторной проверки этой же схемы или же новой схемы 7 необходимо нажать кнопку «Пуск», тогда весь процесс повторяется.
В предлагаемом устройстве предусмотрена так же схема 8 анализа коротких замыканий входов интегральной схемы.
При коротком замыкании двух или более входов схемы 7 между собой или же на источник, на входе схемы 8 появляется импульс брака, который фиксируется схемой 6 индикации.
Предмет изобретения
Устройство для контроля логических схем, содержащее схему сравнения, соединенную с генератором стробирующих импульсов и схемой индикации, которая подсоединена к схеме анализа коротки. . замы1.аний, отл и ч а ющееся -.åì, что, с целью расширения области применения устройства, оно содержит последовательно соединенные инвертор, схему совпадения и генератор тактовых логических уровней, соединенный с генератором стробирующих импульсов, схемой сравнения, схемой анализа коротких замыканий и входом инвертора, выход которого соединен с входом схемы совпадения, другой вход которой соединен с генератором стробирующих импульсов.
413442 фиг. 2
Составитель В. Финогенов
Редактор И. Грузова Техред Т. Курилко Корректор Л. Новожилова
Заказ 1223/17 Изд. ¹ 1228 Тираж 678 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2