Патент ссср 415820
ОЛЙСАНМЕ
АЗОБРЕТЕНКЯ
4Б82О
CGK33 С088ТСКИХ
«ееKHx
ЗависимОе О авт. свидс! с. IbcTB3 ¹
K . Н 941 7 00
Заявлено 24. II. 1 972 (¹ 1743767/26-9) с присоединен!!ем за?!вки е—
Государственный комитет
Совета Министров СССР оо делам изобретении и откро!тий
Приоритет
Опубликовано 15.11.1974. Б1оллетень ¹ 6
Дата опубликования описания 14Х11.1974
УДК 621,396.626 (088 8) Авторы изобретения
В. М. Морозов, P. Т. Сафаров и Г. В. Соловьев
Заявитель
УСТРОИСТВО ДЛЯ ОБРАБОТКИ СИГНАЛОВ НА ВЫХОДЕ
ЦИФРОВОГО КАНАЛА СВЯЗИ
Изобретение относится к области теле::ряфной связи. Устройство может быть использовано прн дискретной передаче пе1!реры п1ых сообщен11й по каналу с помехами.
11звестны устройства исправления ошиоок при дискретной передаче непрерывных сигналов в цифровых каналах связи.
Цель изобретения — обнаружение и исправление ошибок. 3То достигается тем, что в предлагаемом устройстве выход кана-,à связи подключен параллельно к входа.;I блока мажоритарной обработки, запомина;ощего блока и логического блока, выход которого через второй вход и выход блока мажоритарной обработки, второй вход и выход блока мажоритарной обработки, второй вход и выход регистра подключен к нагрузке, а запоминающий блок одним выходом подсоединен к третьему входу блока мажоритарной обработки, другим — к второму входу логического блока.
11а чертеже приведена блок-схема предлагаемого устройства.
Блок 1 мажоритарной обраоотки выходом подключен к старшим разрядам регистра 2, первы::. входом — к параллельно соединенным входам запоминающего блока 3, логического блока 4 и регистра, вторым — к выходу логического блока, третьим — к одно»у выходу запоминающего блока, другой выход которого подкл::;сп к второму входу логического блок;!. В1:!1!!д рег! тра подсоединен к нагрузке 5.
Устройство ряботаст следующим образом.
С ВЫХОДЯ КаНЯ. .Я СЗЯЗИ ПОТОК ОтСЧЕтОВ Хь отображз.оший 11з:1ененпе передаваемого пепрерыв10го спгна IH в виде и-значных кодовь х ко.;;Йпнац::й (и=пи+Ге!) постУпает на вход регистра и запоминающего блока. Блок мажоритарной обработки на основе анализа
lO и старшп, разрядов очередного полученного отсчета Хл и ранее полученных отсчетов Хл; (j=l, 2, ..., и: — 1), хранящихся в запоминающем блоке, обнаруживает и исправляет ошибки в старших разрядах отсчета х1,, относительls »0 которых на интервале обработки нс произошло изменений сигнала. Логическип блок осуществляет контроль за сквозными переносами и при наличии последш1х блокирует работу блока ма?корптарн.>Г! обработки
20 llOLIIPIlIIIo к ccoTВС. сгву10щпм старшим разрядам принятых кодовых комбинаций. Работа указанного блока основывается на поразряд: 0.. логпческоп сравнении соседних старших разрядов очередного голучен:!ого отсчета х1, 25 и ранее полу;:-1!пы: отсчетов х...; с погиощьпо схемы, построе п.011 ня логических элементах
«1:1». «11ЛИ», «I-IE».
ОбнаружeIIIic и исправление ошибок в контролируемых старших разрядах осуществля3Q ется в темпе IiocTvIIëcíllÿ данных и Нс требует
415820 грузку, отличающееся тем, что, с целью оопаружсаия и исправления ошибок, к упомянутому входу регистра гараллельно подкл1очспы входы блока мажоритарной обраоотки, запо;п1пающего блока и логического блока, выход которого через второй вход и выход блока мажоритарной обработки, другой вход и выход регистра подключен к нагрузке, а запоминающий блок одним, выходом подсое10 динсн к третьему входу блока мажоритарной обработки, другим — к второму входу логического блока.! !
Составпгель Н. Герасимова
Техред Г. Васильева
Корректор Т. Добровольская
Редактор Т. Юриикова
Заказ 1423)10 Из д Pго 1282
ЦНИИПИ Государственного комитета по делам изобретений и
Москва, К-35, Раушская
Типография, пр. Сапунова, 2 изменения состава аппаратуры па передающей стороне.
Предмет изобретения
Устройство для обработки сигналов на выходе цифрового канала связи при дискретной передаче непрерывных сообщений по каналу с помехами, содержащее блок мажоритарной обработки, регистр, к одному входу которого подсоединен выход цифрового капала связи, запоминающий блок, логический блок и наТираж 678 Подписное
Совета Министров СССР открытий паб., д, 4/5
