Формирователь тактовых импульсов

 

Воесо "-"- н з;", I пазентно--.c."-: ." оc,ÿ.ë иби1иотеиы МЬА

А Н

О П И Е

ИЗОБРЕТЕНИЯ (и) 42П07

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 06.06.72 (21) 1796130/26-9 с присоединением заявки (32) Приоритет

Опубликовано 25.03.74. Бюллетень ¹ 11

Дата опубликования описания 14.08.74 (51) М. Кл. Н 03k 1/08

Н 03k 5/13

Государственный комитет

Совета Министров СССР нв делам изобретений и открытий (53) УДК 621.373.54 (088.8) (72) Авторы изобретения В. В. Авраменко, В. С. Понурьев и В. А, Бережной (71) Заявитель Специальное проектно-конструкторское бюро средств автоматизации добычи нефти, транспорта и хранения газа (54) ФОРМИРОВАТЕЛЬ ТАКТОВЫХ ИМПУЛЬСОВ

Изобретение относится к формирователям им пульсов и может быть использовано в устройствах цифровой вычислительной техники и автоматики.

Известный формирователь тактовых импульсов, содержащий два триггера, причем выходы первого триггера через первую и вторуго схемы совпадения, первую схему «ИЛИ», первый и второй усилители соединены со входами двух инверторов, характеризуется зависимостью длительности противофазных тактовых импульсов от частоты запускающего сигнала, что приводит к нестабильности длительности выходных импульсов формирователя.

Цель изобретения — повышение стабильности длительности выходных импульсов.

Это достигается введением в устройство третьей, четвертой и пятой схем совпадения, второй схемы «ИЛИ» и третьего инвертора, соединенных с остальными блоками устройства таким образом, что формируются короткий фазный и длинный противофазный импульсы с перекрытием во времени фазного импульса противофазпым.

Иа фиг. 1 представлена блок-схема предлагаемого устройства; на,фиг. 2 — временные диаграммы.

Формирователь тактовых импульсов содержит первый триггер 1, выходы которого через первую схему 2 совпадения и вторую схему 3 совпадения, первую схему «ИЛИ» 4, первый усилитель 5 и второй усилитель б соединены со входами первого инвертора 7 и второго инвертора 8, второй триггер 9, третью схему 10 совпадения, четвертую схему 11 совпадения, пятую схему 12 совпадения, вторую схему

«ИЛИ» 13 и третий инвертор 14, вход которого соединен с клеммой 15, связанной с источником запускающих импульсов, форма сиг1о пала которого представлена на фиг. 2, а.

С выходных клемм 16 и 17 снимаются последовательности тактовых импульсов, форма которых изображена на фиг. 2, б и 2, в соответственно. На фиг. 2, г и фиг. 2, д соответствен15 но нредставлена форма выходных сигналов с триггеров 9 и 1; r r — pro — моменты времени, в которые завершаются последовательные этапы работы формирователя.

Выход инвертора 14 подключен ко входам

20 первой схемы «ИЛИ» 4 и второй схемы

«ИЛИ» 13 и ко входу первого триггера 1. Выходы первого триггера 1 дополнительно соединены через третью схему 10 совпадения и четвертую схему 11 совпадения, а также вторую

25 схему «ИЛИ» 13 со входами второго триггера

9, выходы которого подключены ко вторым входам первой схемы 2 совпадения и второй схемы 3 совпадения. Один из выходов второго триггера дополнительно соединен со входом

30 первого триггера 1 через пятую схему 12 сов421107 падения, другой вход которой подключен к выходу второго усилителя 6.

Формирователь тактовых импульсов работает следующим образом.

В исходном состоянии (до момента времени t ) триггеры 1 и 9 выключены, за пускающий сигнал на клемме 15 отсутствует, на клемме 16 высокий уровень напряжения, на клемме 17 — низкий. Запускающий сигнал с клеммы 15, пройдя через третий инвертор 14, первую схему «ИЛИ» 4 и первый усилитель

5, снимает высокий уровень напряжения с клеммы 16 (фиг. 2, б, момент времени t> — t>).

Сигнал «нуль» с клеммы 16, пройдя через второй инвертор 8 и четвертую схему 11 совпадения, подготовленную сигналом с инверсного выхода первого триггера 1, включает второй триггер 9 (момент времени 4 — t>).

Сигнал «единица» с выхода триггера 9, пройдя через вторую схему 3 совпадения, подготовленную сигналом с инверсного выхода первого триггера 1, и второй усилитель 6, образует высокий уровень напряжения па клемме 17 (фиг. 2, в, момент времени t3 — 4).

Сигнал «единица» с клеммы 17, пройдя через пятую схему 12 совпадения, подготовленную сигналом с выхода второго триггера 9, за пускает первый триггер 1 (фиг. 2, д, момент в эемени t4 — 5) .

Сигнал «нуль» с инверсного выхода первого триггера 1, пройдя через вторую схему 3 совпадения и второй усилитель 6, снимает высокий уровень напряжения на клемме 17 (фиг. 2, в, монумент времени tq — t6).

Сигнал «нуль» с клеммы 17, пройдя через первый инвертор 7, третью схему 10 совпадения, подготовленную сигналом с выхода триггера 1, и вторую схему «ИЛИ» 13, отключает второй триггер 9 (фиг. 2, г, момент времени

4 — 4).

Сигнал «единица» с инверсного выхода второго триггера 9, пройдя через первую схему 2 совпадения, подготовленную сигналом с выхода триггера 1, первую схему «ИЛИ» 4 и усилитель 5, образует высокий уровень напряжения на клемме 16 (фиг. 2, б, момент времени t-,— 4).

При отключении запускающего сигнала сигнал «нуль» с клеммы 15, пройдя через третий инвертор 14, поступает одновременно на вход первого триггера 1, отключая его, и на вход первой схемы «ИЛИ» 4, подтверждая сигнал «единица» па клемме 16 до того, как отключится первый триггер 1 и запретит прохождение «единицы» через первую схему 2 совпадения (момент t9 — /,о) .

Для правильной работы устройства необходимо, чтобы длительность фронта запускающего сигнала пе превосходила времени задержки прохождения сигнала через элемент.

Предмет изобретения

Формирователь тaKTQBblx импульсов, содержащий первый трипер, выходы которого через первую и вторую схемы совпадения, первую схему «ИЛИ», первый и второй усилители соединены со входами первых двух инверторов, и второй триггер, выходы которого подключены ко вторым входам первой и второй схем совпадения, отличающийся тем, что, с целью повышения стабильности длительности выходных импульсов, в него введены

ЗО третья, четвертая и пятая схемы совпадения, вторая схема «ИЛИ» и третий инвертор, вход которого подключен к источнику запускающих импульсов, а выход подключен ко входам первой и второй схем «ИЛИ» и ко в оду первого триггера, причем выходы первого триггера дополнительно соединены через третью и четвертую схемы совпадения и вторую схему «ИЛИ» со входами второго триггера, один из выходов которого дополнительно соединен

40 со входом первого триггера через пятую схему совпадения, другой вход которой подключен к выходу второго усилителя.

421107 Риг ! уб а

Риз. 2

Составитель Г. Челей

Техред Т. Курилко

Редактор А. Батыгин

Корректоры: Л. Корогод и А. Николаева

Типография, пр. Сапунова, 2

Заказ 1985/15 Изд. ¹ 662 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, SK-35, Раушская наб., д. 415