Устройство для контроля запоминающихмодулей
ОПИСАНИЕ
ИЗОЬ ЕтЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
»428455
Союз Советских
Социалистиыеских
Республик (61) Зависимое от авт. свидетельства— (22) Заявлено 28.07.72 (21) 1816845/18-24 с присоединением заявки ¹ —(32) Приоритет—
Опубликовано 15.05.74. Бюллетень № 18
Дата опубликования описания 30.01.75 (51) М.Кл, G 1lс 29/00
Государственный комитет
Совета Мкккстрав СССР па делам кзааретеккй к открытий (53) УДК 681.327. .17(088.8) (72) Авторы изобретения
Г. В. Виталиев, А. Д. Гвинепадзе, И. В. Евсеева, Л. П. Курганова и
P. В. Смирнов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗАПОМИНАЮЩИХ
МОДУЛЕЙ
Изобретение относится к области запоминающих устройств, в частности к устройствам для проверки запоминающих модулей.
Известно устройство для контроля запоминающих модулей, содер>кащее регистр сдвига, одни входы которого подключены к выходам регистра начального состояния, сумматор по модулю два, информационный регистр, выходы которого подсоединены к схеме контроля, регистр адреса и схемы «И». Регистр информации выполнен на триггерах со счетным входом, что позволяет осуществлять проверку запоминающих модулей в режиме эталона для этого режима, а схема сравнения производит сравнение эталонных кодов с кодами, считанными из запоминающего устройства на информационный регистр.
Недостаток известного устройства состоит в том, что оно позволяет создать ограниченное число проверочных режимов запоминающих модулей.
Целью предложения является расширение функциональных возможностей устройства.
С этой целью устройство содер>кит регистры маски, выходы которых подключены к управляющим входам схем «И» первой и второй групп соответственно, информационные входы которых соединены с соответствующими выходами регистра сдвига, дополнительные сумматора по модулю два по количеству разрядов регистра сдвига, одни входы которых подключены к выходам соответствующих схем «И» второй группы, другие входы всех дополнительных сумматоров, кроме первого, подсоеди5 нены к выходам предыдущего разряда регистра сдвига, а выходы — к другим входам регистра сдвига. Выходы схем «И» первой группы подключены ко входам сумматора, выход которого соединен со входом первого до10 полнительного сумматора, а выходы произвольных групп разрядов регистра сдвига соединены со входами регистра адреса и информационного регистра.
Применение предложенного устройства
15 позволяет создать разнообразные режимы проверки запоминающих модулей. Следует отметить, что это устройство универсально, так как заложенные в него принципы позволяют контролировать запоминающие модули с любым количеством адресных и разрядных линий, в пределах, определяемых числом триггеров регистра сдвига.
Блок-схема устройства приведена на чертеже.
Устройство состоит из регистра сдвига 1, одни входы которого подключены к выходам .2 регистра начального состояния >, сумматора 4 по модулю два, информационного регистра 5, выходы 6 которого подсоединены к схеме 7 з0 контроля, регистра адреса 8, схем «И» первой
428455. Of . 0f . О (0100
f0010
f0001
А =
0000
3 группы 9 и второй группы 10 и регистров маски 11 и 12, выходы 18 которых соединены с управляющими входами схем «И» первой группы 9 и второй группы 10 соответственно. Информационные входы схем «И» первой группы 9 и второй группы 10 соединены с соответствующими выходами 14 регистра сдвига 1.
Кроме того, устройство содержит дополнительные сумматоры 15, количество которых равно числу разрядов регистра сдвига l. Одни входы дополнительных сумматоров 15 подключены к выходам 1б соответствующих схем «И» второй группы 10, другие входы дополнительных сумматоров 15, кроме первого, подсоединены к выходам 14 предыдущего разряда регистра сдвига 1, а выходы 17 соединены со вторым входом регистра сдвига 1. В ыходы 18 схем «И» первой группы 9 подключе,û ко входам сумматора 4, а выход 19 сумматора 4 подключен к входу первого дополнительного сумматора 15. Выходы произвольных разрядов регистра сдвига l соединены со входами регистра адреса 8 и информационного регистра 5.
Все коды, реализуемые предлагаемым устройством, разделяются на два класса — линейные коды и нелинейные коды.
Работа устройства в режиме получения линейных кодов осуществляется следующим образом.
Код начального состояния с регистра начального состояния 8 поступает на одни входы регистра сдвига 1 и, пройдя через схемы «И» первой группы 9, суммируются сумматором 4.
Результат суммы с выхода 19 сумматора 4 передается через дополнительный сумматор 15 на второй вход первого разряда регистра сдвига 1. При этом конкретный вид преобразования определяется кодом, занесенным на регистр маски 11, выходы 18 которого соединены с управляющим входом схем «И» первой группы 9. На регистр маски 12 заносится нулевой код, отличающий схемы «И» второй группы 10 от дополнительных сумматоров 15.
Выходы произвольных разрядов регистра сдвига 1 подключены ко входам регистра адреса 8 и информационного регистра 5 и задают псевдослучайную последовательность записываемой в запоминающий модуль информации. Правильность считанной из запоминающего модуля информации, поступающей на вход информационного регистра 5 (на чертеже эта связь не показана), контролируется схемой 7.
Преобразование, осуществляемое устройсl -вом проверки запоминающих модулей, описывается линейной возвратной последовательностью:
X;+i = А, Х,-, где Х, = (Xf, Хг,..., Х„),, и игизп4 а„
У + = Аг (2) О
О
b f100
ООЬ31
Аг =
1.а, +b„
0000 и1иги3и4
Коэффициенты b, задаются регистром маски 12 и могут принимать значения О или 1.
При этом, если коэффициент b = 1, то соответствующий разряд регистра сдвига 1 работает в режиме со счетным входом, а в противном случае — в режиме сдвига.
40 Общее число нелинейных преобразований — 2г»
Предложенное устройство для проверки запоминающих модулей позволяет существенно увеличить число проверочных текстов и, соот45 ветствепно, повысить достоверность контроля запоминающих модулей. Тесты, генерируемые устройством, включают в себя все известные тесты проверки запоминающих модулей.
Предмет изобретения
Устройство для контроля запоминающих модулей, содержащее регистр сдвига, одни входы которого подключены к выходам регистра начального состояния, сумматор по модулю два, информационный регистр, выходы которого подсоединены к схеме контроля, регистр адреса и схемы «И», отличающееся тем, что, с целью расширения функциональных возмож60 ностей устройства, оно содержит регистры маски, выходы которых подключены к управляющим входам схем «И» первой и второй групп соответственно, информационные входы которых соединены с соответствующими вы65 ходами регистра сдвига, дополнительные сумl0 Коэффициенты а, задаются регистром маски 11 и могут принимать значения О или 1, общее число преобразований — 2 " .
В режиме получения нелинейных кодов на регистр маски 12, выходы 18 которого соедиI5 иены с управляющими входами схемы «И» второй группы 10, заносится код нелинейного преобразования.
Нелинейное преобразование может быть описано нелинейной возвратной последова20 тельностью
428455
Составитель А. Гвинепадзе
Техред Г. Васильева
Редактор Е. Семанова
Корректор Н. Аух
Заказ 5500 Изд. ¹ 1639 Тираж 591 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, 3(-35, Раушская наб., 4/5
МОТ, Загорский цех
5 маторы по модулю два по количеству разрядов регистра сдвига, одни входы которых подключены к выходам соответствующих схем «И» второй группы, другие входы всех дополнительных сумматоров, кроме первого, подсоединены к выходам предыдущего разряда регистра сдвига, а выходы — к другим входам ре6 гистра сдвига, выходы схем «И» первой группы подключены ко входам сумматора, выход которого соединен со входом первого дополнительного сумматора, а выходы произвольных групп разрядов регистра сдвига соединены со входом регистра адреса и информационного регистра.
