Устройство для воспроизведения фун-кций

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пп 459777

Союз Советский

Социалистическнк

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 04.07.73 (21) 1938705/18-24 (51) М. Кл. G 061 15/20 с присоединением заявки № (32) Приоритет

Опубликовано 05.02.75. Бюллетень № 5

Дата опубликования описания 21.03.75

Государственный комитет

Совета Министров СССР по делам изобретений ,и открытий (53) УДК 681.14(088.8) (72) Автор изобретения

Н. И. Корсунов (71) Заявитель

Харьковский ордена Ленина политехнический институт имени В. И, Ленина (54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ

f (x) = а, + Ь,х, 30

Изобретение относится к области вычислительной техники и может быть применено в аналого-цифровых вычислительных машинах, в устройствах автоматики, измерительной техники и в ряде других устройств при воспроизведении широкого класса функциональных зависимостей.

Известно устройство для воспроизведения функций, содержащее усилитель, преобразователи цифра — аналог, счетчик адреса и запоминающий блок.

Недостатками такого устройства является то, что оно воспроизводит узкий класс функций непрерывных и гладких, к которым применим интерполяционный полином Лагранжа, а также недостаточная точность устройства.

Целью изобретения является расширение области применения и повышение точности работы устройства.

Эта цель достигается за счет того, что в устройство введены логические схемы, компараторы, блок определения знака производной, буферный регистр, выходы которого соединены со входами соответствующих преобразователей цифра — аналог. Выходы одной группы преобразователей цифра — аналог соединены со входами первой и второй логических схем, выходы другой группы — с одними из входов компараторов, другие входы которых соединены с соответствующими входами преобразователей цифра — аналог и входом блока определения знака производной.

Выход последнего соединен с одним входом счетчика адреса, другой вход которого соеди5 пен с выходом третьей логической схемы, входы которой соединены с первыми выходами компараторов. Вторые входы компараторов соединены со входами первой и второй логических схем, выходы которых соединены со

I0 входами усилителя. Выход счетчика адреса соединен со входом запоминающего блока, выход которого соединен с одним входом четвертой логической схемы, другие входы которой соединены с третьими выходами компа15 раторов, а выход — со входом буферного регистра.

Блок-схема устройства представлена на чертеже.

Устройство содержит запоминающий блок

20 1, счетчик адреса 2, буферный регистр 3, компараторы 4, 5, логические схемы 6 — 9, преобразователи цифра †анал 10 — 15, блок определения знака производной 16, выходной суммирующий усилитель 17, вход независи25 мой переменной 18, выход устройства 19.

Устройство работает следующим образом.

Воспроизводимую функцию аппроксимируют сплайпом первой степени, так что

459777

f =ад+b,,õ, где — номер интервала интерполяции; а;,b; — полиномиальные коэффициенты, которые известны для всех участков интерполяции и хранятся в запоминающем блоке 1.

В буферный регистр занесены начальные значения точек квантования аргумента полиномиальных коэффициентов на двух соседних (обычно в начале области изменения аргумента) участках интерполяции, что достигнуто установкой счетчика адреса в определенное состояние. Вначение аргумента в точках квантования хд и хд+ с буферного регистра 3 через преобразователи цифра †анал 10, 11 поданы на входы компараторов 4, 6 соответственно, а значения коэффициентов ад, ад+ и

Ьд, ba > с соответствующих разрядов регистра

3 через преобразователи цифра — аналог 12, 13 подаются на вход логическои схемы 6 и через преобразователи цифра — аналог 14, 16 на вход логической схемы /. Для управления работой логических схем b, i к ним подключены прямые и инвертированные выходы компараторов 4, 5, которые подсоединены также к управляющим цепям логической схемы 8, через которую осуществляется подключение ячеики запоминающего блока 1 к определенным разрядам буферного регистра 3. Входы компараторов 4, б подсоединены и к входу 18 независимой переменной, который подключен также к преобразователям цифра — аналог 12, 13, так что на выходе этих преобразователей имеем сигналы, пропорциональные произведениям Ьдх и Ьд+ х, соответственно. Вход счетчика адреса 2 через третью логическую схему подключен к выходам компараторов 4, 5 так, что появление очередного импульса связано лишь с переключением компараторов 4, 5 из состояния О в состояние 1. Режимом работы счетчика адреса 2 управляет блок определения знака производной 16. Воспроизводимую функцию получаем на выходе усилителя 17, входы которого подключены к выходам логических схем 6, 7.

Пусть значение переменной Х таково, что компаратор 4 переключился в состояние 1 из состояния О, компаратор 5 находится в состоянии О и производился независимой переменной больше О. В этом случае на выходе логических схем 6, 7 появляются сигналы, пропорциональные b x и ад соответственно, суммирование которых на усилителе 17 приводит к появлению на выходе этого усилителя сигнала которым на К-м интервале аппроксимации и определяется воспроизводимая функция. При этом число, хранимое в счетчике адреса 2, увеличивается на 1, и из запоминающего блока 1 ко входам логической схемы 8 подключены ячейки, содержащие значения хд, ад+, bi+ . 11ри достижении переменной Х значения д+ компаратор 5 переходит из состояния О в состояние 1 и приводит к появлению на выходах логических схем b, 7 соответственно сигналов b + õ и ад в Одновременно в разряды регистра 3, в которых хранилась информация о характеристиках К-ro участка аппроксимации, через открывшиеся элементы логической схемы 8 записываются из ячейки запоминающего блока 1 характеристики К-+-2-го участка аппроксимации, т. е. значения хд+, be+a, ад, а содержимое счетчика адреса

2 увеличивается на 1 и теперь ко входу логической схемы 8 подключены ячейки запоминающего блока 1, содержащие значения хд+з, Ьд з, ад з. В случае изменения знака производной независимого переменного счетчик адреса 2 переводится в режим вычитания блоком определения знака производной и теперь в освободившиеся разряды буферного регистра 3 записывается информация о характеристиках не последующего, а предыдущего интервала аппроксимации.

Предмет изобретения

Устройство для воспроизведения функций, содержащее усилитель, преобразователи цифра — аналог, счетчик адреса, запоминающий блок, отличающееся тем, что, с целью расширения области применения и повышения точности работы устройства, в него введены логические схемы, компараторы, блок определения знака производной, буферный регистр, выходы которого соединены со входами соответствующих преобразователей цифра — аналог; выходы одной группы преобразователей цифра — аналог соединены со входами первой и второй логических схем, выходы другой группы — с одними из входов компараторов, другие входы которых соединены с соответствующими входами преобразователей цифра — аналог и входом блока определения знака производной, выход которого соединен с одним входом счетчика адреса, другой вход которого соединен с выходом третьей логической схемы, входы которой соединены с первыми выходами компараторов, вторые выходы которых соединены со входами первой и второй логических схем, выходы которых соединены со входами усилителя; причем выход счетчика адреса соединен со входом запоминающего блока, выход которого соединен с одним входом четвертой логической схемы, другие входы которой соединены с третьими выходами компараторов, а выход — со входом буферного регистра.

459777

<В ,Составитель А. Воронина

Редактор Л. Утехина Техред В. Рыбакова Корректор О, Тюрина

Заказ 900, 6 И,д Pfo 363 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова. о