Преобразователь полярных координат вектора в прямоугольные

 

О П И С А-: Н- И- Е

ИЗОБРЕТЕНИЯ

Оц 463986 к ово Саоетскик

Саниалистнческих

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) 3 аявлено 19.03.74 (21) 2006771/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 15.03.75. Бюллетень № 10

Дата опубликования описания 23.07.75 (51) М. Кл. G 06g 7/22

Гасударственный комитет

Совета Министров СССР оо делам изобретений и открытий (53) УДК 681,333:51 (088.8) (72) Авторы изобретения

В. H. Соломаха н А. H. Кукушкин

Рязанский радиотехнический институт (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ПОЛЯРНЫХ КООРДИНАТ ВЕКТОРА

В ПРЯМОУГОЛЬНЪ|Е

Изобретение относится к области автоматики и вычислительной техники.

Известны преобразователи полярных координат вектора в прямоугольные, содержащ ие схему формирования стробов, выходы которой подключены к потенциальным входам двух схем «И» и к управляющим входам блока умножения, блок памяти, триггер, схему

«ИЛИ» и коммутатор.

Недостатком известных устройств является их относительная сложность.

Предложенный преобразователь отличается от известных тем, что в нем установочный и счетный входы триггера подключены соответственно ко входу устройства и одному из выходов схемы формирования стробов, а его выходы соединены с третьим и четвертым управляющими входами коммутатора и с управляющими входами блока памяти, потенциальные входы которого подключены к шинам старших разрядов входного кода, импульсные входы — к шинам опорных частотных составляющих, а выходы — к импульсным входам схем «И». Выходы схем «И» подключены через схему «ИЛИ» к импульсному входу блока умножения, потенциальные входы которого соединены с шинами младших разрядов входного кода, а выход подключен к информационному входу коммутатора.

На чертеже приведена схема преобразователя.

Он содержит схему формирования стробов

1, импульсно-потенциальные схемы «И» 2 и

5 3, схему «ИЛИ» 4, блок умножения 5, коммутатор 6, делители частоты 7 и 8, триггер

9, б; ок памяти 10 и переключатель квадран- тов 11.

Преобразователь координат служит для

10 восгроизведения зависимостей:

X= — v tsin;, (1)

У= vlcosTI, где у может изменяться в интервале (0,2тт) и задается многоразрядным параллельным кодом, а v задается частотой повторения импульсов.

В устройстве осуществляется реализация множительно-синусной и множительно-коси20 нусной зависимостей при изменении 7 в интервале (0, —./2), что равносильно формированию:

Х= v sin" ", 25

У= vjcos y(.

Для реализации (1) во всем диапазоне изменения у дополнительно формируются знаки

sig п Х и sig п У, а также управляющие сигналы, обеспечивающие коммутацию результата

30 функционального преобразования в каналы

463986

sin u cos в соответствии с формулами приведения.

В основу моделирования синусной и косинусной зависимостей в интервале (О, 3 /2) положен метод аппроксимации функции полиномом Лагранжа в кусочно-линейной форме;

sin", Z, + " Zi+1, (3)

7Е-1 ((7Е (Е 31 — (i (Z+1 — (i

7c4 I — 7 (— 7l

COS 7=Zn — е+1 + — z (z; 1 7i 71-,1 (i где i = l, 2, ..., n текущий номер интервала разбиения оси 7;

Z; — ординаты в i-м узле аппроксимации функции синуса на интервале (О, -/2).

Моделирование интер поли рующих множи7c+1 — 7 7l телей + и осуществляется

7i+1 71 71+1 7c использованием соответственно обратного и прямого кода младших разрядов N3/. Действительно, при представлении этой части разрядов прямым кодом имеем (N7)i (N r)c+1 — N, а обратным

7 7 где ЬЖ7 = (еч 7)е+1 — (еч ;).

Значения частот, моделирующих ординаты

Zi, хранятся в блоке памяти 10. Наборы частот выбираются в соответствии с кодом номера интервала (Уу); и управляющими сигналами Р1 и Р2, обеспечивающими необходимое подключение к выходу блока памяти частот для формирования синуса и косинуса в соответствии с выражением (3).

Входная частота F„ïîñòóïàåò на схему формирования стробов 1, которая вырабатывает четыре одинаковых интервала времени т2 т3 и т4. В течение первых двух (1 /

,/т2) формируется sing, а в течение вторых (т3 /т4) — cos ч. Управление осуществляется выходными сигналами триггера 9, срабатывающего по заднему фронту (т2 /т4), которые обеспечивают работу блока памяти 10 прямым или обратным кодом (Л"ч)е, определяющим интервал аппроксимации для подключения на входы схемы «И» 2 и 3 частот i-го или (n — i)-го интервала коммутацией выходов блока памяти 10.

Выбранные частоты заполняют интервалы времени (т1 — т4), обеспечивая формирование

F3c число-импульсных, кодов Ж»е =, которые

F„ поступают на вход блока умножения 5. Умножение на прямой или обратный код младших разрядов Ny осуществляется в соответствии с управляющими сигналами (т1 V 3) и (т2 /т4) со схемы формирования стробов 1, причем по сигналч (т1 /т3) производится умножение на прямой, а по сигналу (т2\/т4) — на обратный код Л(7.

Число-импульсные коды с выхода блока умножения 5, имеющие вид

Гге (N — (N7)с

5 т моделируют слагаемые выражения (3). В соответствии с управляющими сигналами Р1 и

Р2 триггера 9, определяющими моменты формирования з1пч! и (cosy), и управляющими сигналами переключателя квандрантов 11, вырабатываемыми согласно формулам приведения

P, = (— ) / (3 — — 2и), P,= (Π— — ) „ (, — 3 — ), 15 (Е (Т )1,1— г, лм

Fz Л(— (N )i

F ЛЛ

F F, F»n — C+1 (N„)Z+1

Fr

45 ап — 1 (N> )Е

Делители частоты 7 и 8 служат для приведения диапазона выходных частот F„è F„â соответствие с частотным диапазоном е. „и обеспечения в них относительно равномерного распределения импульсов.

В устройстве значения входных переменных представляются в следующем диапазоне:

0 (F. (F., " макс

0 (N-,. (2, бО где Ром,кс определяется требуемой точностью, частотой работы элементов и значением тактовой частоты (Р макс(0,25/,), причем не предъявляется каких-либо требований к пульб5 сации входного сигнала, в коммутаторе 6 обеспечивается подключение выхода блока умножения 5 ко входам делителя частоты 7 синуса (Р1 Р41,/Р2 Р3) и делителя частоты 8 косинуса (Pi Р3 1/Р2 Р4), где

1 т1\/т2 а Р2 — т2\/т4 °

Переключатель квадрантов 11 .кроме управляющих сигналов Рэ и Р4 формирует еще и знак фчнкций согласно формулам приведения:

signsin)0, если (0 — — 1 /(— — п1, и1ди сои)0, если (Π— — 1 „ (3 — — 2и) .

Учитывая, что формирование число-импульсных кодов, моделирующих JsinyJ в интервал времени (т1 — т2) и icos÷(в интервал (т3 — т4), осуществляется с приходом импульсов Р„средние значения частот на входах делителей частоты 7 и 8 соответственно равны:

463986

Предмет изобретения

Составитель А. Маслов

Техред М. Семенов

Корректор Л. Котова

Редактор Е. Семанова

Заказ 1719/15 Изд. М 1206 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Преобразователь полярных координат вектора в прямоугольные, содержащий схему формирования стробов, выходы которой подключены к потенциальным входам двух схем

«И» и к управляющим входам блока умножения, блок памяти, триггер, схему «ИЛИ» и коммутатор, первый и второй управляющие входы которого соединены с соответствующими выходами переключателя квадрантов, а выходы подключены к выходным делителям частоты, отличающийся тем, что, с целью упрощения преобразователя, в нем установочный и счетный входы триггера подключены соответственно ко входу устройства и одному из выходов схемы формирования стробов, а его выходы соединены с третьим и четвертым управляющими входами коммута5 тора и управляющими входами блока памяти, потенциальные входы которого подключены к шинам старших разрядов входного кода, импульсные входы — к шинам опорных частотных составляющих, а выходы — к импульсным

10 входам схем «И», выходы схем «И» подключены через схему «ИЛИ» к импульсному входу блока умножения, потенциальные входы которого соединены с шинами младших разрядов входного кода, а выход подключен к

15 информационному входу коммутатора.