Устройство для умножения чисел в дополнительном коде

 

мтыы гг (11) И ЗОБ РЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Реса блик (61) Д0210лнитель110е к 3ВТ. свпд-Ву— (22) Заявлено 05.10.73 (21) 1964032/18-24 (51) Ч. Кл. 6 0617/39 с присоединением заявки—

Государственный комитет

Совета Министров СССР оо делам нзооретеннй н открытий (23) Приоритет—

Опубликовано 05.10.75. Бюллетень ¹ 37 (53) УД К 681.325.5 (088.8) Дата опмблпкован;1я Оппса11пя 17.08.76 (72) Авторы изобретения

Ю. Г. Нестеренко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ

В ДОПОЛНИТЕЛЪНОМ КОДЕ

Изобретение относится к области вычислительной техники и может быть использовано при построении вычислительных машин.

Известны устройства для умножения чисел в дополнительном коде содержащие (n+ 1)разрядный регистр множ)ителя, выходы (и — 1)го, и-го и (п+1)-ro разрядов которого соединены со входами дешифратора, первый выход которого соединен с первыми входами первой группы схем «И», вторые входы которых соединены cooTiiBTI .TBBIIIIQ с выходами п-разрядного регистра множ)имого, а .выходы — с соответствующими первыми входами п-разрядного сумматора, второй выход — с первыми входами второй группы схем «И», вторые входы котоpl>Ix сосд1тнены соответственно с выходами празрядного регистра множимого,,кроме n-ro разряда, а выходы — с соответствующими вторыми входами п-разрядного сумматора, третьи входы которого подключены к третьему выходу деши1рратора.

Цель изобретения — увеличение точности произведения до 2п разрядов. ,Поставленная цель достигается введением в предложенное устройство дополнительного (n+ 1) -го разряда сумматора, первый вход которого соединен с выходом соответствующей схемы «И» из второй группы схем, первый вход которой подключен ко второму выходу дешифратора, а второй — к выходу и-ro разряда регистра множпмого, второй гход (и+1)i О разряда с) мматора — к третье:)1у выходу дешифратора, а выходы (n+1)-го п и-го разрядов сумматора подкгпоче и соответственно к первым входам третьей группы схем «И», гторые входы 100торых связаны с ш111ой управления устрой "тва, а выходы под1;лючс 1ы соответственно ко входам второго и первого разрядов рег)истра м:10гкптеля.

На чертеже приведена блок-схема устройства.

Устройство умножения состоит пз п-разрядlloro регистра множпмого 1, 11.-р;1зря I»oro умматора 2, допол1штсльно-.о (п + 1)-го раз15 ряда сумматора 8, первой группы схем «И» прямой передачи содержимого рсг:IcTp I мно:кнмого в сумматор 41 — 4„, второй группы схем «И» переда гн содержимого регистра .;1ножимого в сумматор со сдвигом вправ0 на

20 ОДин 1>азряд д ) — 0„.:,) (и + 1) -pal:ipéдного регистра множителя б, схемы «И» псредачп содержимого и-го разряда сумматора в первый разряд регистра множителя 7, схемы «11» передачи содержимого (21 — 1)-го разряда сумматора во второй разряд рег11стра множ11теля 8, дешифратора 9, и шпн управлеш1я 10—

18.

Устройство ум:1ожсния работает следующим образсм.

В каждом цш лс умножения на дешпфра487386 торе 9 производится анализ (и — 1), п, (n+ 1)-.î разрядов регистра множителя 6 для определения действий над содержимым регистра множимого 1 и сумматором 2, 8. ,При состоянии 011 или 100 (n — 1), п, (п + 1) -го разрядов регистра 6 содержимое регистра 1 передается в сумматор 2 без сдвига через первую группу схем «И» 4 — 4„.

При состоянии 001 или OliO,,или 101 или 110 (n — 1), и, (n + 1)-го разрядов регистра 6 содержимое регистра 1 передается в сумматор

2 и 8 со сдвигом вправо на один разряд через вторую группу схем «И» 5 — 5„ I.

При состоянии 001 или 010, или 011 (n — 1), п, (п + 1) - ."о разрядов регистра 6 содержимос репистра 1 складывается с содержимым сумматора 2 .и д, а при состоянии 100 или 101, или 110 выше указаннь,*х трех разрядов регистра б,из содержимого сумматора 2 и 8 вычитается содержимое регистра 1. После получения в сумматоре 2, 8 (и+1)-разрядного результата в регистре 6 в сумматоре 2, 3 производится сдвиг содержимо".î на два разряда вправо. В освобождающиеся первый н второй разряды регистра 6 через схемы «И»

7 и 8 но сигналу шины 10 записывается и и (n + 1) -й разряды произ ведения, после чего производится сдвиг содержимого сумматора

2, 8.на два разряда вправо.

В последующих циклах освобождающиеся разряды ре,"истра 6 заполняются двумя разрядами младшей части частного произведения, образующимися в n;I (п +1) -ом разрядах сумматора 2, 8. После выполнения и/2 циклов (n — число pаз1?ядов мнОжителя) c72,,шая часть произведения 11: — и разряды) находится в сумматоре 2, а младшая часть (и+ 1 —: — 2 n) — в регистре 6.

Формула изобретения

Устройство для умножения чисел в дополнительном .коде, содержащее (n + .1) -разрядныи репистр множителя, выходы (п — 1) -го, и-го;и (п+ 1)-го разрядов которого соединеш IIII со входами дешифратора, первый выход которого соединен с первы ми входами первой группы схем «И», вторые входы которых соединены соответственно с выходами п-разрядного регистра множимого, а выходы — с

15 соответствующими первыми входами п-разрядного сумматора, второй выход — с первыми входами второй группы схем «И», вторые входы которых соединены соответственно с выходами п-.ðàçðÿäíîãî регистра множимого, 20 кроме п-го разряда, а выходы — с соответствующими вторыми входами п-разрядного сумматора, третьи входы которого подключены к третьему выходу дешифратора, о т л и ч а ющ е е с я тем, что, с целью увеличения точности, 25 оно содержит (п + 1) -й разряд сумматора, первый вход которого соединен с выходом соответствующей схемы «И» из второй группы схем, первый вход которой подключен ко второму выходу дешифратора, второй вход — к

ЗО выходу п-го разряда регистра множимого, второй:вход n + l-.-о сумматора — к третьему выходу дешифратора, а выходы (и+! ) -го и и-го разрядов сумматора подключены .соответственно к гервым входам третьей группы схем «И», вторые входы которых связаны с шиной управления устройства, а, ыходы подключены соответственно ко входам второ-.о и первого разрядов регистра множителя.

487386

+n+ т

Составитель Ю. Нестеренко

Техред Т. Миронова Корректор В. Гутман

Редактор Л. Утехина

Тнп. Харьк. фил. пред. «Патент»

Заказ 706/906 Изд. № 79 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4/5