Устройство для цифрового измерения разности частот электрических колебаний
(11) 495616!
ОПИСАНИЕ
ИЗОБРЕТЕН ИЯ ! К АВТОРС!1ОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Соиналнстических
Республик! (61) Дополнительное к авт. свпд-Ву
I ! (22) Заявлено 06,08.73 (21) 1053618,, 26-21 !
I с присоединением за»вки М
i (51) М. Кл. б 01г 23/10
Государственны|! комитет
Совета Министров СССР ло делам изобретений и открытий (23) Приоритет
Опубдиковано 15.12.75. Бюллетень М 46
Дата опубликования описаны!я 03.03.76 (53) УДК 621.317.761 (088.8) (72) Автор изобретения
Р. В. Коровин (71) Заявитель
Изобретение относится к электроизмерительной технике и !Ожет быть использовано в измерителях разности частот.
Известно устройство для цифрового измерения разности частот электрических колебаний, содержащее реверсивный счетчик, входы которого связаны с входными клеммами через логические схемы «ИЛИ», временные селекторы, формирователи импульсов и триггеры, а выход — с цифровым индикатором, источник импульсов эталонной частоты, формирователь временного измерительного интервала, триггеры, элементы задержки.
Предложенное устройство отличается от известного тем, что снабжено компаратором длительности пачки, образованным счет. гиком импульсов, тремя дешифраторами состоя!и:я счетчика, элементом задержки и сне»o"!
«НЕ». Первый вход схемы «НЕ» соединен через элемент задержки с выходом второго дешифратора, второй вход — с выходом третьего дешифратора, входом соедине|шого с входами первого и второго дешифраторов и выходом счетчика, счетный вход которого связан с выходом третьего селектора, вход сброса через первый элемент задер. кки — с выходом первой схемы «ИЛИ», входы которой через первый и второй селекторы и второй и третий формирователи импульсов связаны с первым и вторым выходами второго входного триггера, Выход — с вторым входом управля!Ощего триггера. Первый вход управл»ющсго триггера через первый формирователь подключен к выходу первого входного
5три,ггера, выход — к входу третьего селектора, вторым входом соединенного с источником эталонной частоты и через четвертый селектор — с первым выходам второго входного триггера, а Выходам — с первыми входами
10 пя —,îãî и шестого селекторов, вторые входы которых подкл!Очены к выходам формировател» временного II;lrepBaла, выходы — к первы;; Входам второй и третьей схем «ИЛИ», выходь| котарь:х сссдинены с входами ревер15 спB:;îão счст|пка, а вторые входы раздельна- с входамп пятой схемы «ИЛИ» и BLIxoи 1:, !1 се!ы!ОГО 1! Васы|ОГО сс тектароВ, 11. iu, л ьсllы в|11 Вхо;1 азl и сВ»з BHIl l»x с Выхода . . -.Всртсго сслсктара, потенциальными—
20 BüBëo-IàìII гсрваго и второго триггеров ввода
Iio1I11BB1lI!, Вулсвь|е Вхо Ibl которы.. соединены через Второй элам HT задержки о выходом плюй схсмы «11.111». Едини ный вход Второго тр1!1 Г -.р а Ввода 1!oil/ а В ни подкл!О»с!! ко
25 Bòoiioìó Вхо;!у чствсртоil схемы «ИЛ11»
Вь.хо..А псрваго;;ешпфратора, единичный
Вход псрього триггера ввода поправки — к пс|;Вамi Входу четвертой схемы «11ЛИ» .I ñрез трстий элсмсi:.т задержки,— к Bl lxo:Ió
ЗО схемы «НЕ», причем выход четвертой схемы (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ИЗМЕРЕНИЯ РАЗНОСТИ
ЧАСТОТ ЗЛЕКТРИЧЕСКИХ КОЛЕЬАНИЙ
495616
«ИЛИ» связан со счетным »хо 1ом т, пгсря, Выходы i
Такое выполнение устройства позвслl! f ò повысить сто быстродействие.
Блок-схема устро1707вя и;,7II!>c;feil;I . „чертеже.
Устрс IcTBQ cocT01IT 113 вход;1ы .
1 II 2; формирователей 3 — 5 ко".отк1.:; мпульсов; времен:1ых сслсктопсв 6---13; с. 1
«ИЛИ» 14 — 1 8; ", rip P! B.7 >101 c! 0 r:711i P ",, 1 9> формирователя 20 Врсмсппо1", 13
Устройство работает сле.fcfolrrllff осразом.
Если зя временной измсрптсл: Ый !! IITLрвял Т„фазовый сдвиг между последовательностями IIB выходах триггеров 1, 2 пз:,Iспяется монотонно и ли шь в пределах ог 0:10
360, rî реализуется первый вариант работы.
На c÷åòíûå входы трштсров 1, 2 l!oci", пяют последоватслы1ости импульсов сравн11— ваемых частот. Вlастотя повторения Bf,lxoдпьlх импульссВ Tp if! срсв 1 и 2 В; Бя р »3 >1
IiEf>Kc <1ястоты ВХОдных 11мп>лl cÎD. 1I Iпcльсы на выходах формировяте;;ii - ., 5 C:Iâ.f:7óT! I друг относительно друге ícl половину 1 српода их частоты следования. Три1тер 30 находится в состоянии, при котором о-,крыт селектор 6 и закрыт селектор 7. На раздельные входы триггера 19 поступпот две r:ñслсдовательности импульсов, близкие по частоте с временным сдвигом т между ними. Импульсы с выхода формирователя 3 переводят триггер 19 в состояние, при котором селектор 8 открыт, а импульсы с выхода схемь.
«ИЛИ» 14 переводят триггер 19 в состоян113. при котором селектор 8 закрыт. Пачки импульсов эталонной частоты, следующие с периодом Т1 с выхода селектора 8, поступают
>на входы селекторов 10, 11, которые управляются формирсвателем 20 временного и изинтервяла. Фсрмирсвятс lb 20 вырабатывает сигналы начала и конца измерения, интервал между которыми равен Т...
Под действием первого сигнала открывается селектор 10 и одна пачка импульсов с выхода селсктора 8 через селектор 10 и схему
«ИЛИ» 15 поступает а вычитающи f. Вход р версивпого счетчика 21. По iicTP
5Н го и схему 16 поступает пя cy;I.»Ärfpylnrfrl вход счетчика 21. Остявш11йся в летчике 21 код пропорционален изменсппк> сдвш я фя7 между напря>кениями на Входах трпггеро»
1, 2;!B гремя Т„. Если выполняется равен." тво и 1эт > где и целое I.оложительнсе число, то число импульсов, записанных на счетчике в конце измерительного 1 нтервала, определяется выражением
Л Ьг 10", 10 !;Ie Aj,-- измеряемая разность частот.
Если зя врсмснпой измерительный интервал Т„фазовый сдвиг меж.",у последователь11остями l.мпульсов а выходах триггеров и3мсп5107 c5I бслеp., Icosi i!3 360, ТO pc2.7! :3) ется
15 В->орой вя,>иянт работы.
I I 2 B 8 170СТ 5 BBCT H B C cTrfb! É B>f07, C
COB В ПЯЧКС ЧИСЛЯ, COOÒÂCTÑTÂ>i 101ЦСI O ДЛИ20 тел»ности, меньшей / Ti. срабатывает дешифратор 26. Выходной импульс дешпфрато1> я 26 3> я><ержи в я ется 3.7LI
:;!Дсржки 36 ня вход схемы «ИЛИ» 17 и еди2> пнчпый вход триггера 31. Задер>ккя элемента 36 превышает время /> Т,, (где Т2>,—
I:;!KcI. .,! àcfbïà5I,I.1IITåëbí0ñòb Т>, à /f; Т1(T2(.= "/-. Т1). С выхода схемы «ИЛИ» 17 сигнал поступает ia тр1птср 30 и переводит его во
Зо второе устсйчивое состояние, при котором селекторы 6, 7 изменя1от свое состояние. При этом ня выход схемы «ИЛИ» 14 проходит после,10Ватс.,lьность им11>:IbcoB, сдВинl>T351 11я
/. Т5» В результате чего,длительность пачки
3> превышает ",, Т,. Искусствсш1ое увеличен;1с длительности пачки требует введения по1 ранки в счетчик 21, для чего сигнал, поступивший па единичный вход триггера 31, переводит его в единичное состояние, при кото-и) ром открывается селектор 12 и через него ня схему «ИЛИ» 15 поступают импульсы с выхода селектора 9. Селектор 9 управляется с выхода триггера 2 и остается поэтому открытым в тсчен>1е половины периода Т>. 3а
45 это время через нсго проходят импульсы эталонной частоть1 в количестве, соответствующем коду фазового с;1вига на 180 . Эти импульсы с выхо .à схем >I «ИЛИ» 15 поступают на вычита1ощий вход реверсивного счетчика
50 21.
При достижении длителыlостью пачки велич11ны, меньшей "/6 Ti, но большей /6 Т1, сразу жс после срабатывания дешифратора 26 срабатывает дешифратор 27, который выра5> бать:вяст импульс, запирающий схему «НЕ»
29, вс.7едствпе чего сигнал на его выходе отсутcTByeT.
Пр f 70cTH>Kplilllf дл1пельностью пачки вел! f::fllbf /r Т1 срабатывает дешифратор 25, if) с; гнал с выхода которого поступает на второй вход схемы «ИЛИ» 17 и Вызывает смен>ение а 180 Bàïêðàloùcé селектор 8 последсвятслы;сст:l. В результате этого длительность па:кп сокрац1астся до величины / Т1, (>,> я на суммирующий вход счетчика 21 посту495616
20 пает корректирующая пачка импульсов длительностью 0,5 Т от источника эталонной частоты 22 через элементы 9, 13, 16.
Первый импульс пачки, пройдя схему
«ИЛИ» 18, задерживается элементом,34 HB длительность, превышающую длительность корректирующей пачки, и, поступая на нулевые входы триггеров 31, 32, фиксирует их нулевое состояние, при котором селекторы
12, 13 закрыты.
В течение всего интервала Т„фазовый сдвиг между последовательностями на управляющем триггере 19 поддерживается в интервале между /б Ti и /6Ть Величина разностной частоты индицируется цифровым индикатором 33.
Формула изобретения
Устройство для цифрового измерения разности частот электрических колебаний, содержащее реверсивный счетчик, входы которого связаны с входными клеммами через логические схемы «ИЛИ», временные селекторы, формирователи импульсов и триггеры, а выход — с цифровым индикатором, источник импульсов эталонной частоты, формирователь временного измерительного интервала, триггеры, элементы задержки, отлич а ю щ е е с я тем, что, с целью повышения быстродействия, оно снабжено компаратором длительности пачки, образованным счетчиком импульсов, тремя дешифраторами состояния счетчика,:элементом задержки и схемой «НЕ», первый вход которой соединен через элемент задержки с выходом второго дешифратора, второй вход — с выходом третьего дешифратора, входом соединенного с входами первого и второго дешифраторов и выходом счетчика, счетный вход которого
35 связан с Быхо, !ом третьего селектора, вход сброса через первый элемент задержки — с выходом первой схемы «ИЛИ»,,входы которой через первый и второй селекторы и второй и третий формирователи импульсов связаны с первым и вторым выходами второго входного триггера, выход — с вторым входом управляющего триггера, первый вход которого через первый формирователь подключен к выходу первого входного триггера, выход — ко входу третьего селектора, вторым входом соединенного с источником эталонной частоты, и через четвертый селектор— с первым выходом второго входного триггера, а выходом — с первымп входами пятого и шестого селекторов, вторые входы которых подключены к выходам формирователя временного интервала, выходы — к первым входам второй и третьей схем «ИЛИ», выходы которых соединены с входами реверсивного счетчика, а вторые входы раздельно — с вхо;I,Bìè пятой схемы «ИЛИ» и выходами седьмого и восьмого селекторов, импульсными входамп связанныx с выходом четвертого селектора, потенциальными — с выходами первого и второго триггеров ввода поправки, нулевые входы которых соединены через второй элемент задержки с выходами пятой схемы «ИЛИ», единичный вход второго триггера ввода поправки подключен ко второму входу четвертой схемы «ИЛИ» и выходу первсго дешифратор а, единичный вход первого триггера ввода поправки — к первому входу четвертой схемы «ИЛИ» и через третий элемент задержки — к выходу схемы «НЕ», причем выход четвертой схемы «ИЛИ» связан со счетным входом триггера, выходы которого соединены с потенциальными входами первого и второго селекторов.
Соста»! -.e,—.t3 В. Лившиц
Редактор H. Коган
Тскред Е, Митрофанова
Корректор E. Хмелева
Заказ 302/13 Изд. М 20- 18 Тирана 902 По,:и:caoe
ЦНИИПИ Государственного ко,>паста Со«era Министров СССР по делам и oGper«!!!!2 и о крыгий
113035, Москва, К-35, Раушская нао., д. 4, 5
Типография. пр. Сапунова, 2
