Устройство для управления

 

(») 503239

ОПИСАНИЕ

ИЗОБРЕТЕ Н И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Ресиублик (61) Дополнительное к авт. свид-ву (22) Заявлено 21.02.74 (21) 1998891/18-24 (51) М Кл з G 06F 9/06

G 06F 11/00 с присоединением заявки ¹ (23) Приоритет

Опубликовано 15.02.76. Бюллетень № 6

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (5З) УДК 681.326 (088.8) Дата опубликования описания 20.04.76 (72) Авторы изобретения

И. О. Атовмян и Е. Ф. Березкин (71) Заявитель

Московский ордена Трудового Красного Знамени инженерно-физический институт (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

Изобретение относится к электронной вычислительной технике и может быть использовано прои проектировании микропрогpBMMHbIx процессоров с возможностями автоматической диагностики.

Известны устройства, содержащие регистр команд, регистр адреса микрокоманд, память микрокоманд, регистр микрокоманд, модификатор адреса микрокоманд, узел выделения логических условий, причем, первый вход и первый выход регистра команд соединены с первым входом и выходом устройства соответственно, второй выход регистра команд соединен с первым входом регистра адреса микрокоманд, второй вход которого соединен с выходом модификатора адреса микрокоманд, а выход — через память микрокоманд соединен со входом регистра микрокоманд, первый выход которого соединен с первым входом модификатора аоореса микрокоманд, второй вход которого соединен с выходом узла выделения логических условий, первый вход которого соединен со вторым выходом регистра микрокоманд, а второй вход — соединен со вторым входом устройства. При организации процесса поиска неисправностей в процессоре с подобными устройствами управления, минимум безошибочно работающей аппаратуры, который определяет возможность организации диагностики с помощью программных средств, составляет значительную часть аппаратуры процессора (около 50%). В результате неисправности половины оборудования процессора исключается возможность использования про5 граммных средств восстановления.

Целью изобретения является сокращение оборудования в режиме диагностики. Это достигается тем, что устройство содержит три дешифратора, два коммутатора, узел выделе10, ния контролируемых разрядов, адресную ч информационную магистрали, пр ичем третий и четвертый выходы регистра команд через узел выделения контролируемых разрядов и первый дешифратор соответственно соедине15 ны с третьим и четвертым входами модификатора адреса микрокоманд, пятый, шестой и седьмой выходы регистра команд соединены соответственно со входами второго и третьего дешифраторов и первого коммутатора, второй

20 вход регистра команд соединен с выходом второго коммутатора, третий выход регистра микрокоманд соединен с управляющими входами второго дешифратора и первого коммутатора, а четвертый выход регистра микроко25 манд соединен с управляющими входами третьего дешифратора и второго коммутатора, выходы второго и третьего дешифраторов соединены с адресной магистралью, а выход первого и вход второго коммутаторов соединены

30 с информационной магистралью. Это позволя503239

15 ет программный доступ к проверяемой аппаратуре процессора и анализ результатов воздействий осуществлять с помощью специальных диагностических команд, вовлекающих в работу небольшую часть аппаратуры процессора (полностью исключая операционное устройство) .

На фиг. 1 изображена блок-схема описываемого устройства; на фиг. 2 — регистр команд, представленный форматами А, Б и В.

Блок-схема содержит, регистр команд 1, регистр адреса микрокоманд 2, память микрокоманд 3, регистр микрокоманд 4, модификатор адреса микрокоманд 5, узел выделения логических условий б, дешифратор сравнения с нулем 7, дешифратор установки

8, дешифратор опроса 9, коммутатор установки 10, коммутатор опроса 11, узел выделения контролируемых, разрядов i2, адресную магистраль 13 и информационную магистраль 14, По шине 15 осуществляется прием кода команды из запоминающего устройства. Шина

1б соответствует выдаче адресной части команд. lio шине 17 передаются логические условия, вырабатываемые операционным устройством процессора. Модификатор адреса микрокоманд 5 хранит условие ветвления ы фо рмирует адрес следующей микрокоманды. Узел выделения 12 позволяет осуществлять формирование условия ветвления в зависимости от состояния контролируемых разрядов (например, размер регистра неисправностей, логических условий и т. п.). Тип контролируемого разряда задается кодом маски в поле 18 регистра команд. Поле 19 регистра команд содержит код операции (КОП) текущей команды. В поле 20 задается адрес элементов памяти (АЭП), который расшифровывается дешифратором 8 в случае операции установки и дешифратором 9 — в случае операции опроса. В поле 21 регистра задается проверочный код и эталонный код — в случае операции установки и опроса соответственно. Установка проверочного кода в элементы памяти осуществляется с помощью коммутатора установки 10, а опрос их состояния — с помощью коммутатора опроса 11. Коммутатор 11 передает информацию из магистрали 14 на счетные входы разрядов поля 21, что равносильно операции сложения по модулю два эталонного кода с принятым. Дешифратор сравнения с нулем 7 определяет результат операции опроса, по,которому формируется условие ветвления.

Регистр команд представлен двумя форматами Б и В.

Работа устройства в режиме выполнения обычных вычислительных программ не отличается от работы известных устройств.

В режиме диагностики управление процессором осуществляется с помощью специальных диагностических, команд: «Установка», «Опрос», «Анализ», «Ветвление». Все эти ко20

60 манды, кроме конкретной части, определяющей специфику их работы, имеют стандартную часть, связанную с выборкой очередной команды из запоминающего устройства.

Команды «Установка» и «Опрос» имеют формат В, Конкретная часть команды «Установка» включает одну микрокоманду, а команды

«Опрос» две микрокоманды. Команда «Анализ» имеет формат Б и конкретная часть состоит из одной микрокоманды. Команда «Ветвление», осуществляющая переход по условию ветвления, имеет формат А и практически не отличается от обычных .команд условного перехода.

Формула изобретения

Устройство для управления, содержащее регистр команд, регистр адреса микрокоманд, память микрокоманд, регистр микрокоманд, модификатор адреса микрокоманд, узел выделения логических условий, причем, первый вход и первый выход регистра команд соединены с первым входом и выходом устройства соответственно, второй .выход регистра zoманд соединен с первым входом регистра адреса микрокоманд, второй вход которого соединен с выходом модификатора адреса микрокоманд, а выход — через память микрокоманд соединен со входом регистра микрокоманд, первый выход которого соединен с первым входом модификатора адреса микрокоманд, второй вход которого соединен с выходом узла выделения логических условий, первый вход которого соединен со вторым выходом регистра микрокоманд, а второй вход — соединен со вторым входом устройства, о т л и ч а ю щ ее с я тем, что, с целью сокращения оборудования в режиме диагностики, оно содержит три дешифратора, два коммутатора, узел выделения контролируемых разрядов, адресную и информационную магистрали, причем третий и четвертый выходы регистра команд через узел выделения контролируемых разрядов и первый дешифратор соответственно соединены с третьим и четвертым:входами модификатора адреса микрокоманд, пятый, шестой а седьмой выходы регистра команд соединены соответственно со входами второго и третьего дешифраторов и первого, коммутатора, второй вход регистра, команд соединен с выходом второго коммутатора, третий выход регистра микрокоманд соединен с управляющими входами второго дешифратора и первого коммутатора, а четвертый выход регистра микрокоманд соединен с управляющими входами третьего дешифратора и второго коммутатора, выход второго и третьего делифраторов соединены с адресной магистралью, а выход первого и вход второго коммутаторов соединены с информационной магистралью.

503239 л у Т

Aор Фбс)/.10177 Б !

И,уф рлы и

Редактор Л. Тюрина

1(орректор A. Дзесова

Заказ 703/9 Изд. № 1098 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

L !

Ъ/

1 з

Составитель Т. Арешев

Тсхред М. Семенов