Преобразователь кода из системы остаточных классов в полиадический код

 

CQLo3 С@из cNHx

Социапиати11еаких

Республик

{1 1) 1с.. 1..». (61) Дополнит- ь1ао; к авт,: ьи,. (22) 3 а я в «е 11 0 «» О . 1 1 . 7 4 {21) О 0-:

С ПРНСоеДИНЕийв ааян и

1осударственный нматет бааата Ийннстреа СССР са делам нибретеннй

И ОТНРЫ«Нй (23) Г(риори. (43) Опубли сов=.,:0 >,=. (45) Дата оп«: ".;;10:.=:;ь,:=:-., { ;-. .,) A.втор .и а о о р 6 т е: i .! я (71) Заяв1ателв

{54) ПРЕОБРАЗОВАТЕЛЬ «<О11А,1З О))СТ,=;,1Ь1;-, Т « .- -1)1«, 1;- 1;. =,С-;; —,:

8 ПО»1ИА, 1,. . - Е . ;с ф

J!eIj;, и-;, б.—,Вь ".1

-» I

14зобрете.-:.;= относится к вычислите;.1ьной технике и предназначе о для испол:-зован11я в цифрзвь«х --.:1ч1аслительнь1х ма1: 1;на:,, Icno«ь) зу10па1х ;0 м; представления чисел е си .те=ме остато"-1ных классов.

«известны преобразователи ко1.=. Из 011сте-мы остаточных классов в поли- и=:- :»й -сод.

ОднО 11з известных устройств "= «е:=. ка —. нальную структуру, причем кB. j(äûé канал со=. держит табличные схемы мо.«уль, 0 1 0 сло:zeния, каждая из которых содержит — 1ьдикатор переносов, формирователь множ1»тельного переноса и блоки перекодирования:;:верт11И (11, ОднакО такой нреобразОвате)-.: 111.1еет низкий коеффипиент использования Оборудования, 15

Наиболее близким по техни1еско1»у решению к изобретению является преобраз-."=.а=;т-ель который содержит входной ре1.:.Стр, Входы

x0T0poг0 соединены с ВхОдны: я» ши«;а».: де=- Q«« шифратор., первая группа Вь«ходов кс.орого соединена со Всеми входа .i блока 11а1.я кроме первого, выходы которог= Dep=-ой .р»пеной входов блока rëe,;.-. л. -., =:.; сумма;;. >p0«» (" ). доп0.1::11 i=: j = » 1,- э. + " б «ок j с, 0 .":;q два бл01 1 =. .. ОB 1 1.. "чс-. . В01, 011-1 "-»ходВкода .)1: е .."в ." . ie z eye;jj==j«,sp, 11 1; В11хоп. — --О,--, 0» 0 ка зле1,1-1.... 1В . Сс единен с первы.". Вьеходом олока у .В11е-. =. Второй вь«ход которого соедин;- с ..1«1«авл = ": 1:, входе Второго блоке еле ..-:., В И В--:.:-.Ды -.От-ного ьодключень1 х0 вс:-.: ...Ода»1 -.х-одног-. регистра. кр01,.е пеОВОГО к: В 0 Й .."» -":11е ВыхоД01 Деш«1111-. ратора, .к ор11гд110нн1«е Входы второго блока елемеьтот» 1 . . Иены с в:- ходами блока

1".:Од»/ЛЬ«, С:. lijXIG j 0 3 .В ВТОРВЯ ГГ Пла ВХОдсв ко.г..-. - .— с -.:.:=з-«ена ко Всем В«»1ходнь11,:

Шина.«1, . Iee " . 1 ее Вь«ходы I«epB01 блок-,» -::: —.....;. «:Ооме перв01«0.:.ОД1., первог:: -.:.. —.. -.:.= -- —:тов . 41 соед«11:,.-.;.

525946

На чертеже изображена блок-схема предлагаемого устройства.

Преобразователь содержит входной регистр 1, первый блок элементов И 2, де- 5 шифратор 3, блок памяти 4, блок 5 модульных сумматоров, второй блок 6 элементов И, блок управления 7, группу выходов 8 дешифратора 3, вторую группу выходов 9 дешифратора, первый выход 10 блока управления 7 10 и второй выход 11 блока управления 7.

Преобразователь работает следующим образом.

На входы преобразователя поступает информация, соответствующая представлению l5 исходного числа в системе остаточных классов. Эта информация записывается во входной регистр 1. На k-том такте работы преобразователя управляющим сигналом с первого выхода 10 блока управления 7 разрешается пе- ® редача остатка только по k -ому основанию через первый блок элементов И 2 на дешифратор 3. С первой группы выходов 8 дешифратора 3 этот остаток поступает на соответствующий элемент блока памяти 4. Кроме того, этот остаток в дешифраторе расшифровывается и со второй группы выходов 9 дешифратора как цифра полиадического кода заносится во входной регистр 1 . При расшифровке в дешифраторе 3 реализуется формула хк =

Рк

К-1 где С к — остаток числа по основанию р., попученный в результате (K-1)ого такта работы устройства.

Поскольку остаток по первому основанию равен первой цифре полиадического кодах расшифровки этого остатка в дешифраторе 3 не производится. Поэтому остаток по первому основанию с первого выхода первогобло- д ка элементов И 2 передается непосредственно на первый вход блока памяти 4. В блоке памяти формируются дополнительные коды остатков минимальных чисел по основаниям р р,..., р,„т.е. формирование вели-59 к K

К+1 к+1 к+2 к+2, ° р„, к, 1К где .(. ) — остаток минимального числа по J -ому основанию íà k-ом такте ра55, боты преобразователя. Дополнительные коды остатков минимальных чисел поступают на входы блока 5 модульных сумматоров, на вторые входы которых с выходов входного регистра1 поступают остаткипосоответствую-д щим основаниям, представляющие результаты работы преобразователя в предыдущем такте. При этом на выходе блока 5 формируются остатки вида:

К-I К K-1 К К-4 K

o(, -ck ol - А Д. -Д, К+ Kt1 кi?. KiL)" ) к- где ) — остаток по j -ому основанию после (t, -1 )-го такта работы преобразователя. Таким образом в преобразователе осуществляется последовательная нулевизация исходного числа. При этом по основаниям

p (1 = 1, 2, „., К ) выработка дополнительных кодов остатков минимальных чисел на

k юм такте работы преобразователя не производится, т.е. соответствующие элементы блока памяти 4 для каждого последующего такта упрощаются и для последнего (П -1)-го такта происходит формирование кодов только по последнему (П -му) основанию. Результаты k-ого такта работы преобразователя передаются через второй блок 6 элементов И на входы входного регистра 1. При этом на управляющие входы второго блока элементов И поступает управляющий сигнал со второго выхода 11 блока управления 7. Этим сигналом обеспечивается передача на входной регистр 1 только остатков по основаниям р (= К+1, К.+2,... и)

В результате k --ого такта работы преобразователя во входном регистре 1 на триггерах, соответствующих остаткам по основаниям Р1 {L =1 2,..., К) будут находиться цифры полиадического кода числа, а на триггерах, соответотвуюших остаткам

p> j = К -1, К - 2, Г1 ) будут находиться результаты нулевизации исходного числа после k --ого такта работы преобразователя.

Для своей реализации преобразователь требует значительно меньших аппаратурных затрат, чем прототип. Основное отличие аппаратурных затрат заключается в разном количестве структурных элементов типа модульных и двоичных сумматоров и элементов дешифраторов. Так и в прототипе используются: модульных сумматоров п 1 П= — П вЂ” 2

2 ) двоичных сумматоров г= r)-1 П

2 дешифраторов

Предлагаемый преобразователь требует для своей реализации 2 (П, -1) структурных элементов типа модульных сумматоров и дешифраторов. Поскольку затраты на первый и второй блок элементов И приближаются к за525946 тратам на выходной регистр прототипа, в прототипе используется структурных элементов типа сумматоров и дешифраторов в и. +и — 5

2 (n-4) раз больше. При R -5 величина Ь = 4; при tl =10 величина о = 6, что свидетельствует об увеличении коэффициента использования оборудования в предлагаемом преобразователе.

Формула изобретения

Преобразователь кода из системы оста15 точных классов в полиадический код, содержащий входной регистр, входы которого соединены с входными шинами, дешифратор, первая группа выходов которого соединена со

20 всеми входами блока памяти, кроме первого выходы которого соединены с первой группой входов блока модульных сумматоров, о т— личающийся тем,что,сцелью увеличения коэффициента использования обо25 рудования, он дополнительно содержит блок управления и два блока элементов И, причем выходы входного регистра соединены с информационными входами первого блока элементов И и выходными шинами, управляющий вход первого блока элементов И соединен с первым выходом блока управления, второй выход которого соединен с управляющим входом второго блока элементов И, выходы которого подключены ко всем входам входного регистра, кроме первого, и ко второй группе выходов дешифратора, информационные входы второго блока элементов И соединены с выходами блока модульных сумматоров, вторая группа входов которого подключена ко всем выходным шинам, кроме первой, все выходы первого блока элементов И, кроме первого, подключены к входам дешифратора, а первый выход первого блока элементов И соединен с первым входом блока памяти.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство № 407301, М.Кл. G 06 Р5/02 от 1971 г.

2. Авторское свидетельство № 328448, М.Кл. G 06 Р 5/02 от 1970.

525546

Составитель Л. Шкатулла

Редактор Т. Иванова Техред А. Богдан Корректор Л. Боринская

Заказ 5144/485 Тираж 864 Подписное

ПНИИПИ Государственного комитета Совета Министров ССР по делам изобретений и открытий

113035, Москва, ?К-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4